국내 연구진이 고성능 통신 반도체 회로 설계에 걸리는 시간을 크게 줄일 수 있는 인공지능(AI) 기술을 개발했다. 전문가가 수주에서 수개월씩 반복하던 설계 작업을 하루 남짓한 시간 안에 처리할 수 있는 기술이다.
윤희인 유니스트 전기전자공학과 교수와 송대건 경북대 교수 공동 연구진은 통신 회로인 LC 전압제어 발진기(LC-VCO)를 자동으로 설계하는 AI 모델을 개발했다고 5일 밝혔다. 연구 결과는 전기전자공학자협회(IEEE) 학술지 '집적회로 및 시스템 설계자동화(TCAD)' 온라인판에 지난 4월 공개됐다.
LC-VCO는 5G와 같은 고속 통신 시스템에서 주파수를 만들어내는 핵심 반도체 회로다. 통신 신호의 잡음과 전력 소모를 줄이려면 인덕터, 트랜지스터 크기, 배선 구조 등 여러 변수를 정교하게 조합해야 한다.
특히 회로도 설계에서는 좋은 성능이 나와도, 이를 실제 칩 안에 배치하는 레이아웃 단계에서 성능이 달라질 수 있다. 배선 폭이나 소자 위치에 따라 의도하지 않은 전기적 영향인 '기생 효과'가 생기기 때문이다.
연구진의 AI 모델은 회로도 설계와 레이아웃 설계를 따로 다루던 기존 방식과 달리 두 단계를 함께 최적화한다. 회로 설계 단계에서는 강화학습을 활용해 목표 주파수와 성능 조건에 맞는 설계 조합을 찾는다. 강화학습은 AI가 여러 선택을 시도하면서 더 좋은 결과를 내는 방향을 스스로 학습하는 방식이다.
레이아웃 단계에서는 경사하강법을 적용했다. 경사하강법은 현재 상태에서 성능이 좋아지는 방향으로 설계 값을 조금씩 조정해 최적점을 찾는 방법이다. 이를 통해 AI는 배선 폭과 간격 등 물리적 설계 요소를 반복적으로 보정한다.
설계 과정에서 시간이 많이 걸리는 인덕터 설계에는 딥러닝 기반 예측 기술을 적용했다. 기존에는 반복적인 전자기 시뮬레이션이 필요했지만, 연구진은 이를 몇 ㎳(밀리초) 수준으로 예측해 전체 설계 시간을 단축했다.
실험 결과, 기존 자동 설계 방식으로 약 119시간 걸리던 작업을 28.5시간 만에 완료했다. 설계 시간이 76% 이상 줄어든 것이다. 회로 성능을 종합적으로 나타내는 성능 지수(FoM)도 기존 연구보다 우수한 결과를 보였다.
공정이 바뀌어도 다시 처음부터 학습할 필요가 적다는 점도 장점이다. 연구진은 전이 학습을 적용해 65㎚(나노미터, 10억분의 1m) 공정에서 학습한 AI가 40㎚나 28㎚ 공정에서도 기존 학습 데이터의 약 10%만 추가로 활용해 설계를 수행할 수 있도록 했다.
연구진은 "이번 기술이 5G·6G 통신과 AI 칩에 쓰이는 주파수 생성 회로의 성능을 높이고 설계 비용을 낮추는 데 기여할 것"이라며 "반도체 설계 인력 부족 문제를 완화하고 차세대 공정 전환 속도를 높이는 데도 도움이 될 것"이라고 밝혔다.
공동 연구진은 앞으로 LC-VCO뿐 아니라 다양한 아날로그·RF 회로 설계 자동화로 기술을 확장할 계획이다.
참고 자료
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems(2026), DOI: https://doi.org/10.1109/TCAD.2026.3680789