TSMC의 내년 첨단 패키징(CoWoS) 생산능력이 올해와 비교해 최대 3배 늘어날 것으로 예상된다. TSMC는 첨단 패키징 생산능력을 확충하며 2㎚(나노미터·10억분의 1m) 공정 라인도 함께 구축할 것으로 알려졌다.
11일 씨티증권에 따르면, TSMC의 내년 첨단 패키징 생산능력은 웨이퍼 기준 월 9만~10만장으로 증가할 것으로 추정된다. 이는 당초 업계에서 예상했던 월 5만5000~6만장을 크게 웃도는 수치다. 내년 연간 생산능력은 70만장 이상까지 치솟을 것으로 예상된다. 올해 TSMC의 첨단 패키징 생산능력은 연말 기준 월 3만~4만장 수준에 이를 것으로 알려졌다. TSMC의 첨단 패키징 CoWoS는 엔비디아와 AMD 등 AI 반도체를 제조할 때 개별 칩을 연결하는 TSMC 자체 패키징 기술이다.
TSMC는 3㎚ 공정을 통해 AMD 등의 AI 가속기뿐만 아니라 퀄컴과 애플, 미디어텍의 애플리케이션 프로세서(AP)도 생산하고 있다. 앞서 웨이저자 TSMC 최고경영자(CEO)는 “올해 첨단 패키징 생산능력이 전년 대비 2배 이상 늘어날 것이다. 하지만 고객 수요를 맞추기에는 부족하다”며 “내년에도 생산능력 확장을 위해 노력하겠다”고 했다. 대만 언론 등에 따르면 TSMC의 내년 설비투자 금액은 올해 280억(약 37조원)~320억달러(약 43조원)에서 대폭 늘어난 375억달러(약 51조원)에 이를 것으로 전망된다.
이 가운데, TSMC가 첨단 패키징 생산능력을 확충하며 2㎚ 생산 라인도 대대적으로 구축할 것으로 보고 있다. 3㎚ 양산 초반 공급 부족 사태로 고객사들이 TSMC에 주문을 맡기기 어려웠던 이전 사례를 반복하지 않기 위한 것으로 풀이된다. TSMC는 지난 2분기 실적 컨퍼런스콜에서 2㎚ 공정 잠재 수요가 3㎚와 5㎚ 수요를 넘어설 것으로 전망하기도 했다.
씨티증권은 TSMC 2㎚ 공정 수요가 늘고 있어 첨단 패키징 생산능력 확대를 가속할 것이라고 내다봤다. 씨티증권은 “TSMC는 내년 말까지 2㎚ 공정 양산을 위한 준비를 완료할 것”이라며 “첨단 패키징 생산 능력을 확대하며 일각에서는 공급 과잉에 대한 우려가 있지만 2㎚ 공정에 적용될 차세대 패키징 기술인 시스템온IC(SoIC) 등에 대한 수요가 증가하고 있어 생산능력 확장을 충분히 뒷받침할 것”이라고 했다.
TSMC는 2㎚ 설비투자뿐만 아니라 지난달 팹리스(반도체 설계 기업) 고객사가 시제품을 제작해 볼 수 있는 기회를 제공하는 멀티 프로젝트 웨이퍼(MPW)도 개시했다. 생산 능력 확충에 앞서 고객사 확보 및 수율 제고에 속도를 높이고 있는 것이다. 시장조사업체 트렌드포스에 따르면 TSMC의 2㎚ 공정 첫 고객사가 될 것으로 예상되는 애플의 차세대 AP도 이미 시범 생산에 돌입했다.
김형준 서울대 명예교수(차세대지능형반도체사업단 단장)는 “3㎚ 2세대 공정에 게이트올어라운드(GAA) 기술을 도입한 삼성전자와 달리 TSMC는 기존 핀펫 공정을 활용하며 안정된 수율을 보였다”며 “2㎚에서는 TSMC도 GAA를 적용할 계획인 가운데, 새롭게 도입한 공정이 얼마나 빠르게 안정화될 지가 관건”이라고 했다. 김 교수는 “삼성전자는 3㎚에서 TSMC에 크게 밀렸지만, 나름대로 GAA 기술을 활용하며 쌓아온 공정 경험을 바탕으로 2㎚에서는 뒤지지 않겠다는 일종의 승부수를 던진 것”이라고 덧붙였다.