2025년 2㎚(나노미터·1㎚는 10억분의 1m) 반도체 양산을 목표로 삼성전자, TSMC 등 파운드리(반도체 위탁생산) 기업이 연구개발 역량을 집중시키고 있다. 하지만 미세공정이 고도화할수록 폭등하는 반도체 장비 운용비용과 웨이퍼(반도체 원판) 생산단가가 생산성 확보에 걸림돌로 작용하고 있다. 두 회사가 지난해 양산을 시작한 3㎚ 공정에 비해 2㎚ 공정은 성능 향상 폭은 크지 않은 데 반해 비용은 2배 가까이 소요돼 투자 부담이 눈덩이처럼 불어날 수 있다는 우려도 나온다.
30일 시장조사업체 가트너의 자료를 분석한 결과 2㎚ 반도체 공정의 월평균 반도체 생산장비를 운용하는 데 필요한 비용이 4억5000만달러(약 5529억원) 수준에 달할 것으로 분석됐다. 처음으로 극자와선(EUV) 노광공정이 적용됐던 7㎚는 1억5000만달러(약 1843억원), 5㎚의 경우 2억달러(약 2457억원), 3㎚는 2억5000만달러(약 3071억원) 수준이었다. 설비 투자 비용이 기하급수적으로 커지고 있는 셈이다.
다만 설비 투자 비용이 크게 늘어난 것과 달리 2㎚ 공정은 집적도 측면에서 향상이 크지 않을 것으로 예상된다. 그동안 반도체업계는 미세화를 통해 트랜지스터 회로의 집적도를 높이는 데 주력해왔다. 반도체 집적도가 높아지면 소비 전력이 줄어들고 동작 속도가 빨라지는 장점이 있다. 반도체업계에는 그동안 2년마다 반도체 칩의 미세소자 집적도가 2배씩 증가한다는 ‘무어의 법칙’이 통용됐지만, 현재는 사실상 한계에 도달한 상황이다.
삼성전자, TSMC의 2㎚ 공정도 집적도 측면에서 기존 최첨단 공정에서 이렇다 할 혁신을 이뤄내기 어려운 것으로 알려졌다. 앞서 TSMC가 발표한 2㎚ 공정의 세부 지표를 살펴보면 3㎚에 비해 집적도가 1.1배 개선되는 데 그칠 것으로 예상된다. 칩 성능 개선 측면에서 속도는 10~15% 수준 빨라지고 전력 대비 성능은 25~30% 수준의 개선이 기대되고 있다.
TSMC는 지난해부터 2㎚ 개발을 선언하며 대규모 투자 계획을 밝혔다. 케빈 장 TSMC 기술 담당 부사장은 지난 5일 일본에서 열린 TSMC 기술 설명회에서 “TSMC의 올해 설비투자액의 최대 80%는 2㎚ 공정을 포함한 첨단 프로세스 기술에 투입될 것”이라고 했다. TSMC의 2㎚ 투자 규모는 약 350억달러(약 43조원)로 지난해 삼성전자의 반도체 공정 투자 규모의 3배에 달하는 것으로 알려졌다.
치솟는 비용 부담에 삼성전자 DS부문의 고민이 깊어지고 있다. 내부적으로는 삼성전자가 TSMC와의 경쟁구도에 너무 많은 지출을 쏟아부으며 세계 최초 타이틀에 역량을 쏟아붓는 것이 비효율적이라는 목소리도 나온다. 삼성에 정통한 관계자는 “파운드리 사업이 3㎚, 5㎚ 등 최선단 공정만 있는 것은 아니다”라며 “레거시(구공정)를 다양화해서 최대한 많은 고객의 물량을 확보해 안정적인 매출 규모를 확보하는 것도 중요한 과제다”라고 말했다.
세계 파운드리 시장 규모는 2㎚ 공정 도입과 함께 가파른 성장세를 이어갈 것으로 예상된다. IC인사이츠는 고성능 반도체 칩에 대한 수요가 꾸준히 뒷받침되면서 파운드리 시장이 성장을 거듭하고 있다며 2025년까지 연평균 11.6%의 강력한 성장률을 이어갈 것으로 예상했다. 오는 2025년에는 1512억달러(약 185조원)에 이를 전망이다. 파운드리 시장이 지난 2015년 508억달러 규모였던 점을 고려하면 10년 만에 시장의 크기가 약 3배로 불어나는 셈이다.