글로벌 파운드리(반도체 위탁생산) 업계의 초미세공정 경쟁이 다시 시작됐다. 대만 TSMC와 삼성전자가 현재 주력인 5㎚(나노미터·10억분의 1m) 반도체보다 더 세밀한 3㎚에 이어, 2㎚ 공정 반도체를 만들겠다고 공식화 한 것이다. 전 세계에서 10㎚ 미만 반도체를 만들 수 있는 회사는 TSMC와 삼성전자뿐이다.
삼성전자는 3㎚ 공정에서 TSMC보다 반년 앞서 양산과 공급을 시작하겠다고 발표했고, TSMC는 안정성 면에서 2㎚ 공정에서의 경쟁력을 확보한다는 전략을 세웠다. 업계는 3㎚ 시장을 선점하는 회사가 초미세공정을 선도해 나갈 수 있을 것으로 보고 있다.
21일 삼성전자에 따르면 현재 5㎚ 공정 대비 성능은 30% 향상되고, 전력소모는 50% 낮춘 3㎚ 공정은 내년 상반기 도입된다. 삼성전자는 3㎚ 시장 선점을 위해 해당 공정에 게이트-올-어라운드(GAA) 기술을 적용한다.
반도체 구성을 이루는 트랜지스터는 전류가 흐르는 ‘채널’과 채널을 제어하는 ‘게이트’로 구분된다. GAA는 채널의 4면을 게이트로 둘러싸는 구조로, 전류 흐름을 보다 세밀하게 제어하는 등 채널 조정을 극대화하는 효과를 갖는다. 삼성전자가 5㎚ 공정까지 사용한 핀펫(FinFET) 구조는 채널의 3면이 게이트와 닿는 구조다. 게이트 모양이 물고기의 지느러미처럼 생겼다고 해 ‘핀(Fin)’이라는 이름이 붙었다.
GAA 구조는 핀펫보다 미세공정에 더 적합한 것으로 알려져 있지만, 공정 자체가 복잡하고, 수율(收率·전체 생산품에서 양품이 차지하는 비율) 확보가 어렵다. 앞서 삼성전자는 지난 2019년 개최한 ‘삼성 파운드리 포럼 2019′에서 3㎚ 공정에 GAA를 도입하겠다고 밝혔다. 이 기술을 양산하기 위해 2년 이상의 충분한 시간을 가졌다는 것이다.
반면 TSMC는 아직 초미세공정을 위한 GAA 기술을 확보하지 못한 것으로 여겨진다. TSMC는 3㎚까지 핀펫 구조를 유지한 후 GAA는 2㎚부터 시작한다.
지난 2018년 2분기, 2020년 2분기 각각 7㎚, 5㎚ 반도체 양산에 들어갔던 TSMC는 최근 3㎚ 전환에도 어려움을 겪고 있는 것으로 알려졌다. 통상 2년마다 미세공정 수준을 높여간다는 점을 고려하면 적어도 TSMC는 3㎚ 공정을 2022년 2분기에 도입해야 하지만, TSMC는 내년 하반기를 양산 시점으로 잡고 있다. 웨이저자 TSMC 최고경영자(CEO)는 지난 2분기 실적발표에서 “5㎚에 비해 3㎚가 3~4개월 정도 늦은 것이 맞는다”라며 “3㎚ 기술이 매우 복잡하기 때문에 고객(애플 등)과 협의해 내년 하반기 양산을 결정했다”고 하기도 했다.
삼성전자의 전략은 3㎚ 양산을 TSMC보다 서둘러 업계 주도권을 쥐겠다는 것이다. 파운드리는 사업 특성상 양산 시기가 빠를수록 시장 점유율을 늘리고, 새 고객사를 확보하는 데 유리하다. 삼성전자는 2016년 10㎚ 반도체 양산으로 미세공정의 시대를 열었지만, 7㎚, 5㎚에서 연거푸 TSMC에 밀리며 시장점유율 확대에 고전하고 있다.
특히 최근 구글, 아마존, 테슬라 등 빅테크 기업이 자체 칩을 확보하려는 움직임에 따라 3㎚급 초미세공정 반도체는 새로운 사업영역이 될 전망이다. 더욱이 3㎚ 미세공정의 경우 5㎚에 비해 생산효율이 높아 같은 웨이퍼(반도체 원판) 면적에서 생산되는 반도체 양이 많다는 점도 유리하게 작용한다.
여기에 삼성전자는 2㎚ 공정까지도 내다본 것으로 여겨진다. 반도체 미세공정은 세밀한 회로뿐 아니라, 양산 수율도 중요한데 GAA 기술을 바로 2㎚에 적용하기보다 3㎚에서 충분히 노하우를 쌓아 2㎚로 넘어가는 것이 양산 경쟁력을 확보하는 일이라는 것이다. 업계 관계자는 “삼성전자는 2025년 2㎚ 공정 양산을 시작하는데, GAA 양산 노하우를 쌓는 데 2년 이상의 시간을 벌었다고 볼 수 있다”라고 했다.
한편, 인텔 역시 지난 3월 파운드리 사업 진출을 선언하고, 대규모 투자를 계획하고 있다. 인텔은 2024년 2㎚에 해당하는 20A(옹스트롬·100억분의 1m), 2025년 1.8㎚급 18A 공정 제품을 생산할 계획이다. 다만 업계는 인텔이 현재 10㎚ 이하 공정 기술도 확보하지 못했을 정도로 파운드리 역량이 부족한 점을 인텔 파운드리 전략의 걸림돌로 보고 있다.