국내 연구진이 기존보다 동작 속도는 빠르고 구동하는 데 필요한 전력은 훨씬 낮은 반도체 소자 기술을 개발했다. 미래창조과학부는 서울시립대 전자전기컴퓨터공학부 신창환 교수팀이 기존 CMOS 반도체 소자의 정보 처리 속도는 3배 이상 향상하면서 구동 전력은 6분의 1로 줄이는 기술을 개발해 나노 분야 권위지 나노레터스에 발표했다고 20일 밝혔다.
집적 회로의 한 종류인 CMOS는 마이크로프로세서나 S램(SRAM) 등 디지털 회로를 구성하는 데 이용된다. 반도체 제조 공정 기술은 2년마다 단위 면적당 2배의 소자를 집적시킨다는 '무어의 법칙'에 따라 발전해왔다. 하지만 반도체 소자를 구동하기 위한 전압은 그렇게 효과적으로 줄이지는 못한 상황이다. 최신 반도체 소자는 단위 면적당 필요한 전력이 매우 커 발열 문제도 종종 나타나고 있다.
연구진은 '음의 전기용량'이라는 원리를 이용해 신개념 축전지 개념을 제시했다. 반도체 소자에서 전하를 모으는 장치인 축전기는 +전극과 -전극 사이에 전기가 통하지 않는 절연체를 넣어 만든다. 절연체 대신 강유전체(외부 전기장에 의해 분극의 방향이 바뀔 수 있는 물질)를 넣으면 +전극에 +전압을 걸더라도 어느 정도까지는 -전하가 쌓이는 상태가 된다. 이런 현상을 음의 전기용량 상태라고 한다.
연구진은 P(VDF-TrFE)라는 강유전체를 이용해 음의 전기용량 상태를 구현했다. 이렇게 했더니 CMOS 반도체 소자를 구동하는 데 기존보다 6분의 1 전압밖에 필요하지 않았다. 여기에 정보 처리 속도는 3배 이상 향상되는 효과도 있었다. 연구진은 이번 성과가 10나노미터(nm, 1nm는 10억분의 1m) 이하급의 미래 초절전형 CMOS 반도체 기술 개발에 기여할 것으로 기대하고 있다. 신창환 교수는 "CMOS 반도체 소자에 음의 전기용량 원리를 적용할 수 있다는 것을 실험적으로 밝힌 것에 의미가 있다"고 말했다.