국내 연구진이 반도체 전문가들의 예상을 뛰어넘는 집적도의 반도체 공정 기술을 개발했다. 2037년 이후에나 달성할 수 있다고 예상한 수준보다 우수한 성능의 반도체 제작 기술이다.
조문호 기초과학연구원(IBS) 반데르발스 양자 물질 연구단 단장이 이끄는 연구진은 원자 수준 너비의 1차원(D) 금속 물질을 이용해 초소형 반도체를 구현하는 데 성공했다고 3일 밝혔다.
최근 반도체 소형화 기술이 물리적 한계에 도달하면서 2D 반도체 기술이 주목 받고 있다. 2D 반도체는 얇고 평평한 물질을 이용하는 기술로, 얇은 두께로도 우수한 성능을 낼 수 있다. 저전력, 고성능 전자기기의 사용이 늘면서 향후 반도체 산업계를 이끌 것으로 기대를 모은다.
다만 2D 반도체에서 전자 이동 폭을 수㎚(나노미터·1㎚는 10억 분의 1m)까지 줄이는 공정은 아직 개발되지 않고 있다. 이 때문에 좁은 공간에 많은 소자를 채우는 집적회로로 사용하기 어려운 상황이다. 집적도가 높을 수록 생산 단가는 저렴해지면서 성능은 우수하다. 기존 반도체 공정에서는 실리콘 표면에 레이저로 미세한 패턴을 그리는 ‘리소그래피’ 방식으로 집적도를 높일 수 있으나, 패턴 크기를 원자 수준으로 줄이는 것은 불가능하다.
연구진은 2D 반도체 소재인 이황화몰리브덴(MoS₂)의 구조에 착안해 이 같은 문제를 해결했다. 이황화몰리브덴은 거울쌍정 경계(MTB)가 0.4㎚로 1D 금속으로 분류된다. 거울쌍정 경계는 서로 대칭인 두 결정이 만날 때 만들어지는 공간을 말한다.
연구진은 이황화몰리브덴을 반도체 소자의 전류 흐름을 조절하는 ‘게이트’로 활용해 2D 반도체를 개발했다. 그 결과, 리소그래피 공정 없이도 원자 크기 수준의 반도체 소자를 만들 수 있었다. 소자를 사용해 논리 회로를 구현하는 데도 성공했다. 단순한 구조와 좁은 게이트를 통해 소비 전력을 크게 낮추면서도 성능은 높아지는 것으로 나타났다.
연구진은 국제전기전자기술자협회(IEEE)가 예측한 기술 발전 속도를 뛰어 넘어 반도체 성능을 크게 개선했다고 강조했다. IEEE는 국제 디바이스 시스템(IRDS) 로드맵에서 2037년까지 12㎚ 이하의 게이트 길이를 달성할 수 있을 것이라고 예상한 바 있다. 연구진은 올해 이를 뛰어넘는 3.9㎚ 수준의 게이트 길이를 구현하는 데 성공해 전문가들의 예상을 뛰어넘었다.
조 단장은 “새로운 물질 공정을 초미세 반도체 공정에 적용했다”며 “앞으로 다양한 저전력 고성능 전자기기 개발의 원천기술이 될 것으로 기대한다”고 말했다.
연구 결과는 국제 학술지 ‘네이처 나노테크놀로지’에 3일 소개됐다.