카이스트 연구진과 교원창업기업 파네시아, 메타가 중앙처리장치(CPU)와 인공지능(AI) 가속기, 메모리를 하나의 시스템처럼 연결하는 차세대 AI 데이터센터 구조를 제시했다. 개별 서버 단위를 넘어 데이터센터 전체의 연산자원을 긴밀하게 연결하는 방식이다.
카이스트는 정명수 전기및전자공학부 교수와 파네시아 연구진이 메타 연구진과 공동으로 차세대 AI 데이터센터 구조를 분석·제안한 리뷰 논문을 지난 8월 국제 학술지 '네이처 리뷰 일렉트리컬 엔지니어링(Nature Reviews Electrical Engineering)'에 게재했다고 9일 밝혔다.
생성형 AI와 대규모 AI 모델의 확산으로 수백, 수천 개의 AI 가속기를 동시에 사용하는 사례가 늘고 있다. 하지만 가속기 수가 많아질수록 장치 사이의 데이터 전송 지연이 전체 연산 성능을 좌우하는 병목으로 작용할 수 있다.
연구진은 이를 해결하기 위한 방안으로 CXL(Compute Express Link)을 활용했다. CXL은 CPU와 가속기, 메모리 등을 고속으로 연결하고 자원을 공유할 수 있도록 하는 인터페이스 표준이다.
기존 데이터센터가 서버별 연산자원을 네트워크로 연결하는 구조라면, 연구진이 제안한 방식은 서버 간 경계를 낮추고 CPU·가속기·메모리를 하나의 연결 영역으로 구성하는 데 초점을 맞췄다. 데이터센터 전체를 하나의 대형 컴퓨팅 시스템처럼 운용하는 개념이다.
엔비디아 NVLink나 UALink 등 기존 고속 연결 기술이 주로 랙 내부의 가속기 연결에 초점을 둔 것과 달리, 연구진은 CXL 연결 범위를 CPU와 메모리를 포함한 데이터센터 전체로 확장하는 방안을 제시했다.
연구진에 따르면 이 구조에서는 하나의 연결 영역에 최대 960개의 가속기를 구성할 수 있다. 이는 현재 NVLink 기반 랙과 비교해 약 13배 큰 규모다. 연구진은 데이터 전송 지연도 기존 네트워크 기반 구조의 ㎲(마이크로초·100만분의 1초) 수준에서 수백 ㎱(나노초·10억분의 1초) 수준으로 낮출 수 있을 것으로 분석했다.
CPU·가속기·메모리를 개별 자원처럼 구성할 수 있어 운영 효율을 높일 가능성도 있다. 특정 장치에 장애가 발생할 경우 해당 부품만 교체하거나, 사용하지 않는 연산·메모리 자원을 다른 작업에 배분하는 방식이다.
이번 논문은 CXL 기술의 발전 현황을 정리하고 이를 대규모 AI 데이터센터에 적용할 수 있는 설계 방향을 제시한 리뷰 논문이다. 정 교수 연구진은 카이스트에서 CXL 기반 컴퓨터 시스템과 반도체 기술을 연구해 왔으며, 이후 파네시아 창업을 통해 관련 기술의 반도체 구현을 진행해 왔다.
정명수 카이스트 교수 겸 파네시아 대표는 "AI 규모가 커질수록 개별 가속기 성능뿐 아니라 가속기와 메모리를 얼마나 빠르고 효율적으로 연결하느냐가 중요해지고 있다"며 "CXL을 기반으로 데이터센터 전체를 하나의 컴퓨팅 시스템처럼 구성하는 방향을 제시했다"고 말했다.
참고 자료
Nature Reviews Electrical Engineering(2026), DOI: https://doi.org/10.1038/s44287-026-00315-5