대만 TSMC가 1.6나노미터(㎚·10억분의 1m)급 반도체 공정인 'A16' 개발과 검증을 마치고 올해 4분기 양산에 들어갈 것으로 알려졌다.
20일 자유시보 등 대만 언론에 따르면 TSMC는 웨이퍼 후면전력공급(BSPDN) 기술인 '슈퍼 파워 레일(SPR)'을 적용한 A16 공정 개발을 완료했다.
A16은 TSMC가 2나노 이후 선보이는 옹스트롬(Å·100억분의 1m)급 첨단 공정이다. SPR은 기존 웨이퍼 전면에 함께 배치하던 신호 배선과 전력 배선을 분리해 전력을 웨이퍼 후면에서 공급하는 기술이다. 수직 후면 접촉(VB)을 통해 전력을 트랜지스터의 소스·드레인 영역에 직접 공급한다.전력선과 신호선이 차지하던 공간을 분리함으로써 배선 병목을 줄이고 전력 효율과 성능을 높일 수 있다는 게 TSMC 측 설명이다.
기존 웨이퍼 전면의 게이트 구조와 소자 크기, 레이아웃 변화도 최소화해 기존 설계와의 호환성을 유지했다.대만 언론은 A16이 인공지능(AI)과 고성능컴퓨팅(HPC)용 반도체를 주요 시장으로 겨냥하고 있으며 올해 4분기부터 양산될 예정이라고 전했다.A16은 TSMC의 2나노 개량 공정인 N2P와 비교해 같은 전력에서 성능이 8~10% 향상되고, 같은 성능에서는 전력 소비가 15~20% 감소하는 것으로 알려졌다.
칩 집적도는 8~10% 높아진다.TSMC는 A16을 차세대 1.4나노급 공정인 'A14'로 넘어가기 위한 중간 단계로 활용할 전망이다. A14는 2028년 양산을 목표로 개발 중이다.TSMC는 첨단 공정과 패키징 생산능력 확대를 위한 투자도 이어가고 있다. TSMC 이사회는 지난 11일 첨단 공정과 패키징 등에 294억4250만달러(약 41조원) 규모의 자본지출 계획을 승인했다.
한편 AI 반도체 수요 증가로 TSMC의 첨단 패키징 '칩 온 웨이퍼 온 서브스트레이트(CoWoS)' 생산능력이 부족해지면서 일부 패키징 물량이 인텔 말레이시아 공장으로 이관됐다는 보도도 나왔다. 업계에서는 첨단 공정은 TSMC가 맡고 일부 후공정을 외부 업체와 분담하는 방식으로 AI 반도체 공급망의 분업이 확대될 가능성을 주목하고 있다.