인텔이 차세대 1.4나노(14A2) 공정에서 새로운 승부수를 준비하고 있습니다. 칩의 앞면과 뒷면으로 동시에 전력을 공급하는 하이브리드 구조를 내부 검토하는 것으로 알려졌습니다. 차세대 공정 경쟁에서 또 한 번 제조 난도가 높은 기술을 선택한 셈입니다. 업계에서는 TSMC를 추격하는 인텔과 삼성전자가 잇달아 고난도 기술을 선택하는 배경에 주목하고 있습니다.
9일 반도체 업계에 따르면 인텔은 차세대 14A2 공정에서 전면과 후면을 함께 활용하는 전력 공급 구조를 검토하고 있는 것으로 전해졌습니다.
기존에는 칩 앞면으로 전력을 공급하는 방식이 일반적이었고, 최근에는 전력선을 칩 뒷면으로 옮기는 후면 전력공급(BSPDN)이 차세대 기술로 꼽혀왔습니다. 그런데 인텔은 한발 더 나아가 전면과 후면을 함께 활용하는 방안을 검토하고 있는 것입니다.
이 구조를 적용하면 전력이 이동하는 거리를 줄여 전압 강하(IR Drop)를 완화하고 성능과 전력 효율을 높일 수 있습니다. 대신 공정 구조는 훨씬 복잡해집니다. 제조 난도가 높아지고 수율 확보 부담도 커질 수 있습니다. 업계에서는 아직 검토 단계인 만큼 실제 적용 여부는 지켜봐야 한다면서도, 인텔이 차세대 공정에서 새로운 설계 방식을 고민하고 있다는 점 자체에 의미를 두고 있습니다.
업계에서는 인텔의 움직임이 처음은 아니라는 점에도 주목하고 있습니다. 인텔은 18A 공정에서도 차세대 트랜지스터 구조인 GAA(Gate-All-Around)와 후면 전력공급(PowerVia)을 동시에 적용하는 전략을 추진했습니다. 경쟁사보다 먼저 새로운 기술을 도입해 기술 격차를 좁히겠다는 전략을 이어가고 있다는 평가입니다.
삼성전자 역시 비슷한 길을 걸어왔습니다. 업계 최초로 GAA를 3나노 공정에 양산 적용했고, 오는 2027년 양산 예정인 2나노 강화 공정 'SF2Z'에는 후면 전력공급(BSPDN) 기술을 적용할 계획입니다. 모두 제조 난도가 높지만 성능과 전력 효율을 높일 수 있는 기술들입니다.
반면 TSMC는 상대적으로 검증된 기술을 단계적으로 양산하는 전략을 이어가고 있습니다. GAA는 삼성전자보다 늦은 2나노 공정부터 도입했고, 후면 전력공급도 A16 공정부터 적용할 예정입니다. 업계에서는 이미 충분한 고객 기반과 시장 점유율을 확보한 TSMC는 안정적인 수율과 양산성을 우선할 수 있는 반면, 추격자인 삼성전자와 인텔은 기술적 리스크를 감수하더라도 차별화가 필요한 상황이라고 보고 있습니다.
결국 같은 첨단 공정을 개발하더라도 전략은 다릅니다. 시장을 선도하는 TSMC는 검증된 기술을 안정적으로 양산하는 데 무게를 두고, 삼성전자와 인텔은 새로운 기술을 먼저 적용해 판을 뒤집으려는 시도를 이어가고 있다는 것입니다.
반도체 업계 관계자는 "파운드리(반도체 위탁생산) 시장에서는 선두 업체일수록 검증된 기술을 선택하는 경향이 있고, 후발 업체는 시장 판도를 바꾸기 위해 새로운 기술을 먼저 도입하는 경우가 많다"며 "기술적 위험은 크지만 성공하면 시장의 평가를 바꿀 수 있는 만큼 삼성전자와 인텔 모두 차세대 공정에서 승부수를 던지고 있는 것으로 볼 수 있다"고 말했습니다.