세계 최대 파운드리(반도체 위탁생산) 기업 TSMC가 대만·일본 중심 생태계에서 개발한 유리 소재 반도체 기판의 상용화 검증 성과를 공개했다. 이에 따라 유리기판을 차세대 성장 축으로 삼고 상용화에 주력해 온 삼성전기·SKC·LG이노텍 등의 위기감도 커지고 있다.
유리기판은 기존 플라스틱 재질인 유기기판의 휨·발열·전력 공급 한계 등을 해결할 차세대 패키징 소재로 꼽힌다. 인공지능(AI) 반도체가 대형화하면서 기판에서 발생하는 문제를 해결할 것으로 기대되는 소재라 업계에서는 '게임 체인저'로도 불린다. 반도체 패키징 시장의 주도권을 쥔 TSMC가 유리기판 생태계를 먼저 구축하면, 한국 기업이 기술을 갖고도 글로벌 표준과 대형 고객사 인증 경쟁에서 밀릴 수 있다는 우려가 나온다.
18일 대만 IT 매체 디지타임스와 업계 등에 따르면 TSMC는 최근 공급망에 '칩온웨이퍼온서브스트레이트(CoWoS)용 유리기판 개발' 계획을 전달했다. 일본 반도체 패키지 기판 생산 기업 이비덴과 대만 패널 업체 이노룩스가 함께 차세대 CoWoS 패키징에 유리기판을 적용하는 방안을 검증하고 있다는 내용이 담긴 것으로 전해졌다. 업계에서는 이 자료가 향후 주요 고객사 인증과 양산 검증을 염두에 둔 성과 공유 성격을 갖는 것으로 보고 있다.
CoWoS는 그래픽처리장치(GPU)·고대역폭메모리(HBM) 등 여러 칩을 하나의 기판 위에서 고속으로 연결하는 패키징 기술이다. 엔비디아 AI 칩 수요가 늘면서 CoWoS 생산 능력 자체가 부족해졌고, TSMC는 CoWoS 증설과 차세대 패키징 개발을 동시에 추진해 왔다.
◇ TSMC "패키징 기판 휨 16% 개선"… 대형 AI GPU 패키지 검증
TSMC는 이번 자료에서 CoWoS용 유리기판 검증 수치를 처음 공개했다. TSMC는 이비덴·이노룩스와 시뮬레이션 공동 검증을 진행한 결과, 유리기판의 패키지 공면성(COP·반도체 패키지나 기판 표면이 얼마나 평평하게 유지되는지를 보는 지표)이 기존 대비 16% 개선됐다고 밝혔다. 유효 열팽창계수(CTE)는 19% 낮췄으며, 유효 탄성계수는 31% 높였다. 전력 무결성 측면에서도 저항은 27%, 인덕턴스(전류 변화에 따라 전압 변동을 일으키는 전기적 성질)는 42% 줄어든 것으로 나타났다.
이 수치들은 유리기판을 쓰면 대형 AI 칩 패키지가 열 변화 과정에서 덜 휘고, 실리콘 칩과 기판 사이에 생기는 물리적 스트레스도 줄일 수 있다는 점을 나타낸다. COP·CTE 지표가 개선되면 기판 위에 올라가는 GPU·HBM 등 여러 칩을 연결하는 미세 배선의 정렬 오차와 접합 불량 가능성을 낮출 수 있다. 유효 탄성계수가 높아지고 저항·인덕턴스가 낮아졌다는 것은 대형 칩과 적층 메모리를 더 안정적으로 지탱하면서 전력 손실과 전압 흔들림도 줄일 수 있다는 점을 의미한다.
업계에서는 TSMC의 테스트 조건에도 주목하고 있다. TSMC는 0.8㎜ 두께의 유리 코어 기판에 대한 성능 검증을 진행했다. 해당 검증 샘플에는 5배 레티클 CoW 패키징 규격과 85×110㎜ 패키지 크기가 적용됐다. 이는 대형 AI GPU 패키지에 해당하는 크기다.
TSMC는 테스트 과정에서 유리기판의 대표적 결함인 미세 균열과 박리 현상이 나타나지 않았다고 설명했다. 유리기판은 강성이 높고 평탄도가 우수하지만 깨지기 쉬운 취성이 약점인데, 대형 패키지에서 균열과 박리 문제가 없었다는 점은 상용화 가능성을 높이는 신호로 해석된다.
다만 유리기판 양산이 임박했다고 단정하기는 어렵다. TSMC는 유리 두께와 대형 CoWoS 패키지 안에 여러 칩을 배치하고 미세 배선으로 연결하는 설계(레이아웃)에 대해 추가 연구와 검증이 필요하다고 공급망에 전달했다.
업계에서는 TSMC가 양산의 핵심 난제로 꼽히는 유리관통전극(TGV) 문제도 아직 완벽히 해결하지 못했다는 분석이 나온다. 유리기판은 전기가 통하지 않는 절연체여서 기판 위아래 회로층을 연결하려면 내부에 수만 개의 미세 구멍을 뚫고 구리를 채워 신호와 전류가 지나가는 수직 통로를 만드는 TGV 공정이 필요하다.
◇ 인텔·삼성·SK가 노리던 초기 시장… '깜짝 성과'로 판 흔든 TSMC
유리기판은 ▲10년 넘게 기술 개발에 주력해 온 인텔 ▲세종사업장 파일럿 라인에서 유리 패키지 기판 시제품을 생산 중인 삼성전기 ▲자회사 앱솔릭스를 통해 미국 조지아주 커빙턴에 생산 거점을 구축한 SKC 정도가 선두 기업으로 꼽혀왔다. LG이노텍도 2027~2028년 상용화를 목표로 구미 사업장에 파일럿 라인을 구축해 운영 중이다.
반면 TSMC의 유리기판 개발은 그간 비교적 시장에 알려지지 않았다. 반도체 업계 관계자는 "TSMC의 이번 유리기판 개발 성과는 '깜짝 발표'에 가까울 정도로 그간 구체적 소식이 나오지 않았다"며 "공개한 수치만 놓고 보면 상용화에 근접한 수준이라 한국 기업엔 충격으로 다가올 것"이라고 했다.
대만은 TSMC를 중심으로 외주반도체패키징·테스트(OSAT), 기판, 서버 제조 생태계가 촘촘하게 연결돼 있다. TSMC가 차세대 패키징 방향을 제시하면 대만의 후공정, 기판, 서버 제조 기업들이 함께 움직이는 구조다.
국내 한 반도체 패키징 업체 임원은 "TSMC가 이비덴·이노룩스와 손잡고 유리기판 검증 결과를 공개했다는 것은 차세대 AI 패키징 표준을 대만·일본 중심 공급망 안에서 먼저 굳히려는 움직임으로 해석된다"며 "TSMC가 엔비디아·AMD·브로드컴 등 글로벌 AI 칩 고객과 연결된 공급망 안에서 유리기판 검증을 먼저 진행하면, 한국 기업은 시장 진출 자체가 어려울 수 있다"고 했다.
디지타임스는 TSMC가 유리기판 도입을 서두르는 배경으로 고객사의 기술 사양·생산 능력 요구와 인텔·삼성전자의 추격을 꼽았다. 매체는 "TSMC의 유리기판 성과 공개는 고객사의 기술 사양과 생산 능력 요구가 커지고, 인텔과 삼성전자의 경쟁 속도가 빨라진 상황에 맞춰 대응한 것"이라고 했다.
◇ AI 칩 커질수록 기판이 병목… 유리기판, 2028년 초기 생산 전망
AI 반도체 구조가 변화하면서 유리기판에 대한 시장의 관심도 높아지고 있다. AI가 학습 중심에서 추론, 다시 에이전틱 AI로 이동하면서 실시간 데이터 처리량과 토큰 사용량이 급증하고 있다. 과거에는 GPU나 HBM 같은 개별 칩 성능이 핵심이었다면, 이제는 GPU·CPU·HBM·네트워크 칩·메모리를 얼마나 빠르고 안정적으로 연결하느냐가 성능을 좌우하는 구조로 바뀌고 있다. 데이터 처리량과 전력 공급량이 임계점을 넘기면서 기판의 대면적화와 고층화가 필수가 됐고, 기판이 과거 단순 부품에서 반도체 병목을 해결하는 파트너로 격상됐다는 것이다.
패키지 기판 크기도 AI 성능 향상에 맞춰 커지고 있다. 2020년 90×90㎜ 수준에서 2023~2025년 120×120㎜로 커졌고, 2028년에는 120×150㎜가 AI 반도체 패키징에 쓰일 것이라는 전망이 나온다. 일각에서는 2030년 이후엔 230×230㎜ 수준이 범용적으로 사용돼야 AI 수요를 충족할 수 있을 것으로 본다. 실제로 엔비디아의 AI 칩 블랙웰 GB200의 기판 크기는 81.5×74.8㎜였으나, 현재 양산을 앞둔 AI 칩 베라 루빈 VR200은 100×91㎜를 사용한다.
크기가 커질수록 유기기판은 고열에 따른 휨 현상, 전력 공급 불안정, 신호 손실, 적층 한계 등 다양한 문제를 보인다. 반면 유리는 열팽창이 적고 표면이 평탄하며 강성이 높아 대형 패키지에 유리하다.
국제 반도체 산업단체 세미(SEMI)와 시장조사업체 글로벌넷은 지난달 27일 공동 조사 보고서를 통해 반도체용 유리기판이 일부 고성능 응용처에서 2028년쯤 초기 생산에 들어갈 것으로 분석했다. 2028~2040년 연평균 성장률은 67.2%로 제시했다.