지멘스 EDA 사업부는 차세대 IC(집적회로) 설계의 복잡성 증가로 인해 발생하는 정전기 방전(ESD) 문제를 신속하게 식별하고 해결할 수 있는 완전 자동화된 솔루션을 12일 발표했다.
전체 칩 레벨 검증을 지원하는 이 솔루션은 엔지니어링팀이 기존 및 신규 공정 노드에서 설계 및 제조 과제를 더 잘 관리할 수 있도록 지원한다. 특히 상황인지형 검사(context-aware checks)를 통해 결과의 정확성을 개선하는 동시에 물리적, 회로, 전기 및 신뢰성 IC 설계 검증에 소요되는 시간을 단축할 수 있다.
이 솔루션의 상황인지 검사 기능을 통해 설계팀은 정전기방전(ESD) 경로를 신속하게 검증해 파운드리 룰 면제를 확보함으로써 다이 크기를 줄이고 설계를 최적화할 수 있으며, 궁극적으로 설계팀이 기존 방식보다 8배 더 빠르게 데이터 기반 의사 결정에 도달할 수 있도록 지원한다.
지멘스의 새로운 소프트웨어는 상세한 트랜지스터 수준 고장 모델을 통해 파운드리 공정에 어긋나는 ESD 경로를 신속하게 식별하고 시뮬레이션함으로써 위험 경로를 높은 정밀도로 식별해 신속하고 타겟화된 자동 수정을 가능하게 한다.
마이클 뷜러-가르시아(Michael Buehler-Garcia) 지멘스 디지털 인더스트리 소프트웨어 캘리버 제품 관리 담당 부사장은 “자동화된 상황인지형 검사를 활용해 설계 팀이 최신 IC 설계 신뢰성 검증의 복잡성을 보다 신속하게 해결할 수 있도록 지원하고 있다”며 “이 통합은 솔리도의 동적 시뮬레이션과 Calibre PERC의 사인 오프 레벨 ESD 검증의 강점을 결합한 것이다. 이 통합 솔루션은 검증 프로세스의 속도를 높이는 동시에 IC 설계의 신뢰성을 보장해 고객이 보다 효율적으로 목표를 달성할 수 있도록 지원한다”고 말했다.