반도체 미세공정 기술 경쟁이 1~2나노대를 향하고 있는 가운데 삼성전자, TSMC 등이 차세대 극자외선(EUV) 노광장비 도입을 두고 고심이 깊어지고 있다. 이미 기존 EUV 장비보다 더 뛰어난 성능을 가진 하이(High)-뉴메리컬어퍼처(NA) EUV 장비 공급이 작년부터 시작된 가운데 오는 2030년쯤부터는 1나노 이하 공정을 겨냥한 하이퍼(Hyper)-NA EUV까지 등장할 예정이어서 중장기 계획을 세우는 데 변수가 많아졌다.
21일 업계에 따르면 ASML이 오는 2030년 이후 생산하는 ‘하이퍼-NA’ EUV 장비는 미세 공정의 한계치로 언급되는 1나노 이하 공정까지 소화가 가능할 것으로 알려졌다. 하이퍼-NA EUV는 올해 인텔에 공급을 시작한 하이-NA EUV의 후속 제품이다. 기존에 삼성전자, TSMC가 보유한 EUV 장비보다 2세대 뛰어난 성능을 가진 장비로, 1나노 이하 반도체 공정까지 가능하다고 ASML은 강조하고 있다.
EUV 노광장비는 웨이퍼(원판) 위에 회로 패턴을 새기는 초미세 반도체 공정의 핵심 장비다. EUV 장비의 장점은 여러 번 덧그리지 않고도 더욱 정교하게 미세한 회로를 새길 수 있다는 점에서 공정의 복잡성을 줄이고, 원가를 절감할 수 있게 해준다. 하지만 고가의 장비 가격이 부담이다. 통상 EUV는 1대당 2500억원 수준인데, 차세대 하이-NA EUV는 이보다 2배 비싼 4000억~5000억원까지 몸값이 높아졌다. 하이퍼-NA 장비의 경우 조 단위까지 가격이 뛸 수 있다는 전망이 나온다.
TSMC의 경우 최대한 기존에 보유한 EUV를 개량해 멀티패터닝 방식으로 이용하면서 추가 장비 도입 규모를 저울질할 것으로 관측된다. 멀티패터닝은 회로를 여러 번에 나누어 순차적으로 노광하는 기술이다. 장비 자체가 가진 미세공정 최대치 사양보다 더 미세한 회로를 새길 수 있다는 강점이 있지만, 공정 스텝수가 늘기 때문에 수율, 비용 측면에서 생산 과정을 안정화하는 데 어려움이 있다.
반도체업계 관계자는 “TSMC는 과거에도 삼성전자에 비해 EUV 장비 도입이 늦었는데, 이는 기존 장비를 활용해 멀티패터닝을 고도화해 신규 장비 도입에 따른 투자 부담을 줄이기 위함이었다”며 “TSMC는 특히 멀티패터닝에 대한 오랜 노하우가 축적돼 있기 때문에 기존 EUV 장비로 멀티패터닝 공정을 확립해 하이-NA나 하이퍼-NA 역시 최대한 도입 시기를 늦추는 방향으로 로드맵을 구상할 것”이라고 설명했다. 실제 TSMC 측은 차세대 EUV 장비에 대해 “너무 비싸다”는 입장을 여러 차례 밝혔고, EUV를 쓰지 않는 차세대 공정인 1.6나노 개발도 추진한다고 밝힌 바 있다.
삼성전자 역시 하이-NA 장비 도입을 검토하고 있지만 중장기적으로 하이퍼-NA 등장까지 염두에 두고 로드맵을 조정하고 있다. 삼성전자에 정통한 관계자는 “지금 당장 하이-NA EUV를 도입하는 것은 중장기적으로 1나노 이하 공정까지 염두에 두어야 하는 중장기 로드맵에서는 오히려 좋지 않은 선택이 될 수 있다”며 “하이퍼-NA 등장에 맞춰 기존 EUV 장비를 최대한 활용하고, 하이-NA를 건너뛰고 곧바로 하이퍼-NA로 넘어가는 방안도 방법이 될 수 있다”고 설명했다. 이어 “다만 하이퍼-NA 장비가 어느 정도 신뢰성이 있다는 전제가 깔려야 한다”고 덧붙였다.
실제 업계에서 가장 먼저 하이-NA EUV를 도입한 인텔은 높은 장비 가격 탓에 실적 악화를 벗어나지 못하고 있다. 인텔 파운드리 사업부문은 지난해 70억달러(9조7090억원)의 적자를 기록했고, 올해 1분기에도 영업손실을 기록했다. 원인 중 하나는 차세대 EUV 장비의 선제적인 도입에 따른 비용 부담이 꼽힌다.
한편 ASML 측은 현재 인텔에 공급된 하이-NA EUV 장비로 2나노미터부터 14옹스트롬(1.4나노급), 10옹스트롬(1나노급)에서 최대 7옹스트롬(0.7나노급)까지 대응할 수 있을 것이라고 강조했다. 이후 옹스트롬급 초미세공정에는 하이퍼-NA EUV가 필수 장비가 될 것이라는 설명이다. ASML 관계자는 “하이퍼-NA EUV는 멀티패터닝 공정에 따르는 위험성을 줄일 수 있기 때문에 다수의 업체들이 채택하게 될 것”이라고 했다.