인텔이 2023 국제전자소자학회(IEDM)에서 3D 적층형 CMOS(상보형 금속 산화막 반도체) 트랜지스터를 업계 최초로 공개하며 무어의 법칙을 지속한다고 11일 밝혔다. 무어의 법칙은 인텔 창립자인 고든 무어가 제시한 개념으로 반도체 집적회로의 성능이 24개월마다 2배로 증가한다는 법칙이다.
인텔은 지난 9일(현지 시각) 미국 캘리포니아에서 열린 IEDM에서 3D 적층형 트랜지스터 기술 성과를 공개했다. CFET(상보형전계효과 트랜지스터)로 알려진 이 기술은 반도체 구성 요소인 트랜지스터를 위로 쌓는 3D 구조로 설계됐다. 지금까지 메모리 반도체 분야에서만 활용됐던 기술로, 시스템 반도체 트랜지스터에서는 아직 적용된 바가 없다. 트랜지스터를 수평이 아닌 수직으로 올려 반도체 공간 활용도가 개선돼 반도체 집적도를 높일 수 있다.
이와 함께 인텔 연구진은 후면 전력 공급을 위한 후면 접촉 기술을 발표했다. 후면 접촉 기술은 반도체 웨이퍼 후면에서 트랜지스터에 직접 배선을 접촉시켜 후면에서 전력을 전달한다. 후면 접촉 기술은 별도 금속층에 전달하던 기존 방식과 달리, 트랜지스터에 전력을 직접 공급해 웨이퍼 구조와 전력 효율을 개선할 수 있을 것으로 기대된다.
인텔은 이날 실리콘 트랜지스터와 질화갈륨(GaN) 트랜지스터를 통합한 300밀리미터(㎜) 웨이퍼도 소개했다. ‘GaN 온 실리콘’이라 불리는 기술로, 전력 반도체에서 주로 활용된다. 인텔 관계자는 “트랜지스터와 질화갈륨(GaN) 트랜지스터를 패키징이 아닌 동일한 300㎜ 웨이퍼 상에서 통합할 수 있는 업계 최초의 기술”이라고 설명했다.
산제이 나타라잔 인텔 컴포넌트 리서치 그룹 총괄은 “인텔은 IEDM 2023에서 무어의 법칙을 지속하기 위한 연구 개발 성과를 발표했다”며 “차세대 노트북용 컴퓨팅에 효율적으로 전력을 공급하고 트랜지스터를 확장할 수 있는 최첨단 기술 개발 역량을 선보였다”고 했다.