SK하이닉스가 세계 최초로 낸드플래시 기술의 한계점으로 알려진 300단을 뛰어넘는 321단 4D 낸드 시제품을 공개했다. SK하이닉스는 개발 단계뿐만 아니라 오는 2025년 상반기부터 321단 낸드를 양산하겠다는 구체적 계획을 밝히며 자신감을 드러내기도 했다.
SK하이닉스는 8일(현지 시각) 미국 산타클라라에서 개막한 ‘플래시 메모리 서밋(Flash Memory Summit, FMS) 2023′에서 321단 1Tb(테라비트) 트리플 레벨셀(TLC·Triple Level Cell) 4D 낸드 개발 경과를 발표하고 개발 단계의 샘플을 전시했다. 세계 반도체 기업 중 유일하게 300단대를 넘는 낸드 제품 개발과 양산을 공식화한 것이다.
SK하이닉스(000660) 측은 “321단 1Tb TLC 낸드는 이전 세대인 238단 512Gb(기가비트) 대비 생산성이 59% 높아졌다”며 “데이터를 저장하는 셀을 더 높은 단수로 적층, 한 개의 칩으로 더 큰 용량을 구현할 수 있어 웨이퍼 한 장에서 생산할 수 있는 전체 용량이 늘었기 때문”이라고 설명했다.
이번 SK하이닉스의 321단 낸드 시제품은 3D 구조 낸드의 한계점으로 인식되어온 300단대를 돌파하며 새로운 가능성을 제시했다는 측면에서 큰 의미가 있다. 3D 낸드의 경우 층수가 높아질 수록 공정이 복잡해진다. 층을 쌓으려면 산화물·질화물(ONON) 또는 산화물·폴리 실리콘(OPOP)의 여러 얇은 층을 증착해야 하는데, 층수가 높아질수록 각 층 사이의 편차가 발생하게 되고 이 편차가 커지면, 제품 성능도 떨어진다.
또 각 층을 하나로 잇는 채널을 만들기 위해 구멍을 뚫는 기술(에칭·etching)도 층수가 높아질수록 점점 난도가 높아진다. 특히 3D 낸드 상단에서 하단으로 균일한 구멍 직경을 유지하는 건 매우 100~200단대가 주류를 이루는 현재 공정에서도 상당히 난이도가 높은 것으로 알려져 있다.
흔히 아파트에 비유되는 3D 낸드는 층수가 높아질수록 무너질 가능성이 높아진다는 위험성도 있다. 특히 온갖 종류의 화학약품 처리를 통해 표면장력(surface tension)을 낮추는 것도 3D 낸드 적층의 핵심 변수 중 하나다. 충격에 의해 쉽게 쓰러지지 않기 위한 ‘내진설계’ 과정도 공정에 포함돼 있기도 하다.
SK하이닉스는 이 같은 기술적 난제를 극복할 방안에 대해 구체적으로 언급하지는 않았지만, 대량 양산 시점을 구체적으로 밝혔다는 측면에서 일정 부분 공정상의 해법을 찾은 것으로 추정된다. 반도체업계 관계자는 “자신있게 양산 시기를 공개했다는 점에서 공정상 해법을 찾은 것으로 보인다”며 “관건은 생산단가와 수율을 확보할 수 있느냐의 문제”라고 설명했다.
이날 최정달 SK하이닉스 부사장(NAND개발담당)은 행사 기조연설에서 “SK하이닉스는 4D 낸드 5세대 321단 제품을 개발해 낸드 기술리더십을 공고히 할 계획”이라며 “AI 시대가 요구하는 고성능, 고용량 낸드를 시장에 주도적으로 선보이며 혁신을 이끌어가겠다”고 말했다.