삼성전자가 역대 최고 수준의 공정 개발 난제를 극복하고 세계 최초로 10나노급 2세대(1y나노) D램'을 양산한다. 경쟁 업체들이 20나노 이하의 D램 개발·양산에 어려움을 겪는 가운데 삼성전자는 유일하게 10나노 중반대 기술에 진입하며 독주하고 있다.
20일 삼성전자(005930)는 지난 달부터 세계 최소 칩 사이즈의 10나노급(1나노 : 10억분의 1미터) 8Gb(기가비트) DDR4(Double Data Rate 4) D램을 양산하고 있다고 밝혔다. 지난해 2월 '1x나노(10나노급 1세대) 8Gb D램'을 양산한 지 21개월만이다.
반도체 업체마다 기준이 다르지만 통상 10나노급 반도체 내에서도 1x는 10나노 후반 공정을, 1y는 10나노 중반, 1z는 10나노 초반 공정을 말한다. 이번에 삼성전자가 발표한 1y는 16나노에서 17나노 수준으로 추정된다. 이번 공정은 기존 1세대 공정보다 생산성 약 30% 높다.
특히 삼성전자는 이번 신공정을 차세대 극자외선(EUV) 노광장비를 사용하지 않고 기존 설비를 활용해 구현했다. EUV 장비는 네덜란드의 반도체 장비회사 ASML이 개발한 차세대 반도체 생산설비로, 10나노대 이하 반도체 생산이 가능하지만 장비 가격이 높아 생산성 확보 문제가 걸림돌로 남아있다.
이번 2세대 10나노급 D램 제품에는 '초고속·초절전·초소형 회로 설계', '초고감도 셀 데이터 센싱 시스템 설계', '2세대 에어 갭(Air Gap) 공정' 등 3가지 첨단 혁신 공정이 적용됐다.
우선 초고속ㆍ초절전·초소형 회로 설계를 기반으로 기존 1세대 10나노급 D램 대비 속도는 10% 이상 향상됐고, 소비 전력량은 15% 이상 절감됐다. 초고감도 셀 데이터 센싱 시스템 설계 기술은 초정밀 전압차이 감지 시스템 개발로 셀에 저장된 데이터를 더욱 정밀하게 확인해 셀 데이터 읽기 특성을 2배 이상 향상시킨 기술이다.
2세대 에어 갭(Air Gap) 공정은 전류가 흐르는 비트라인(bit line) 주변의 미세 영역을 특정 물질 대신 절연효과가 뛰어난 공기로 채우는 공정 기술이다. 이 기술을 통해 비트라인 주변에서 발생되는 불필요한 전하량을 최소화해 초고감도 셀 개발이 가능하며, 셀 배열의 집적도를 향상 시켜 칩 크기를 대폭 줄일 수 있다.
진교영 삼성전자 메모리사업부 사장은 "발상을 전환한 혁신적 기술 개발로 반도체의 미세화 기술 한계를 돌파했다."며, "향후 1y나노 D램의 생산 확대를 통해 프리미엄 D램 시장을 10나노급으로 전면 전환해 초격차 경쟁력을 더욱 강화할 것"이라고 강조했다.
한편 삼성전자는 1y나노 D램 모듈을 적용하기 위해 인텔, AMD 등 중앙처리장치(CPU) 기업들의 인증을 완료하고 글로벌 주요 고객과 차세대 시스템 및 제품 개발 협력을 추진하고 있다. 또 용량과 성능을 동시에 높인 10나노급 D램 라인업으로 서버, 모바일 및 그래픽 시장 등 프리미엄 메모리 시장을 지속 선점해 나간다는 방침이다.