삼성전자(005930)와 대만 TSMC가 이제 비메모리 반도체 10나노 공정 양산을 두고 치열한 경쟁을 벌이고 있다. 경쟁 포인트는 두 가지다. 누가 먼저 10나노 양산 테이프를 끊느냐, 그리고 서로 다른 양산 방식 중 어느 쪽이 더 효율적인가 하는 것이다.
1일 반도체 업계에 따르면, 삼성전자는 2016년 말 양산을 목표로 연말까지 10나노 공정의 반도체 개발을 완료한다는 방침이다. 이에 맞서 세계 1위 파운드리 업체 TSMC는 당초 10나노 양산 시점을 당초 2017년에서 2016년 말로 앞당겼다.
10나노 공정 양산 계획을 먼저 밝힌 것은 TSMC였다. 이 회사는 지난해 11월 반도체 회로를 새기는 데 필요한 새 노광장비를 들이면서 10나노 양산 계획을 밝혔다. 삼성전자가 14나노 핀펫 공정에 앞서나가면서 애플의 파운드리 물량을 몽땅 빼앗긴 경험을 되풀이하지 않기 위해서였다.
반도체 업계 전문가들은 양산 시점이 아닌 양산 방식에 따라 두 회사의 성적이 결정될 것으로 내다봤다. 삼성전자는 기존 액침(immersion) 불화아르곤(ArF) 장비로 회로 밑그림을 여러 번 덧칠하는 '더블패터닝', '쿼드러플 패터닝'으로 10나노에 도전하고 있다.
TSMC는 좁은 선폭을 그리기 위해 개발된 극자외선(EUV) 노광장비를 사들여 개발에 나섰다. EUV 한 대당 가격이 워낙 비싸 삼성전자는 이 때문에 수익성이 나빠질 수 있어 EUV 없이 10나노 개발에 나서 것으로 알려져 있다. EUV 한 대 가격은 전용기 한 대 가격보다 비싸다.
또 EUV는 제조 과정에서 진공 상태를 유지해야 한다. 이를 위한 환경을 만드는데 들어가는 시간이 있기 때문에 EUV는 패터닝 방식보다 생산 시간이 길다는 단점이 있다.
박재근 한양대 전자공학과 교수는 "생산성만 확보된다면 EUV가 현재로선 최상의 대안이다"라면서도 "그러나 현재로선 패터닝 기술이 앞선 쪽이 경제성 측면에서 유리할 수밖에 없다"고 말했다.
반도체 업계 관계자는 “TSMC는 패터닝 기술이 부족해 장비를 사들여서라도 10나노 기술 확보에 애를 쓰고 있다”고 말했다.
한편, EUV를 세계에서 유일하게 생산할 수 있는 ASML은 성능 개선에 속도를 내고 있다. 하루에 처리할 수 있는 웨이퍼양을 1500장 가량으로 늘리면서 패터닝 만큼의 경제성을 확보해나가고 있다는 게 ASML의 설명이다.