KAISTの研究陣と教員創業企業パネシア、Meta（メタ）が、中央処理装置（CPU）と人工知能（AI）アクセラレーター、メモリーを一つのシステムのように接続する次世代AIデータセンター構造を提示した。個別サーバー単位を超え、データセンター全体の演算資源を緊密に結ぶ方式である.
KAISTは、チョン・ミョンス電気及び電子工学部教授とパネシア研究陣がMeta（メタ）研究陣と共同で次世代AIデータセンター構造を分析・提案したレビュー論文を8月、国際学術誌「ネイチャー・レビューズ・エレクトリカル・エンジニアリング（Nature Reviews Electrical Engineering）」に掲載したと9日明らかにした.
生成型AIと大規模AIモデルの拡散で数百、数千個のAIアクセラレーターを同時に使用する事例が増えている。しかしアクセラレーター数が増えるほど、装置間のデータ伝送遅延が全体の演算性能を左右するボトルネックとして作用し得る.
研究陣はこれを解決する方策としてCXL（Compute Express Link）を活用した。CXLはCPUとアクセラレーター、メモリーなどを高速で接続し、資源を共有できるようにするインターフェース標準である.
従来のデータセンターがサーバー別の演算資源をネットワークで接続する構造だとすれば、研究陣が提案した方式はサーバー間の境界を下げ、CPU・アクセラレーター・メモリーを一つの接続領域として構成することに焦点を当てた。データセンター全体を一つの大型コンピューティングシステムのように運用する概念である.
エヌビディアのNVLinkやUALinkなど既存の高速接続技術が主にラック内部のアクセラレーター接続に焦点を当てたのとは異なり、研究陣はCXLの接続範囲をCPUとメモリーを含むデータセンター全体へ拡張する方策を提示した.
研究陣によると、この構造では一つの接続領域に最大960個のアクセラレーターを構成できる。これは現在のNVLink基盤ラックと比べて約13倍大きい規模だ。研究陣は、データ伝送遅延も従来のネットワーク基盤構造の㎲（マイクロ秒・100万分の1秒）水準から数百㎱（ナノ秒・10億分の1秒）水準へ低減できると分析した.
CPU・アクセラレーター・メモリーを個別資源のように構成できるため、運用効率を高める可能性もある。特定装置に障害が発生した場合は当該部品のみを交換したり、未使用の演算・メモリー資源を他の作業に配分する方式である.
今回の論文はCXL技術の発展状況を整理し、これを大規模AIデータセンターに適用できる設計方向を提示したレビュー論文である。チョン教授の研究陣はKAISTでCXL基盤のコンピューターシステムと半導体技術を研究してきており、その後パネシアの創業を通じて関連技術の半導体実装を進めてきた.
チョン・ミョンスKAIST教授兼パネシア代表は「AIの規模が大きくなるほど、個別アクセラレーターの性能だけでなく、アクセラレーターとメモリーをいかに速く効率的に接続するかが重要になっている」と述べ、「CXLを基盤にデータセンター全体を一つのコンピューティングシステムのように構成する方向を提示した」と語った.
参考資料
Nature Reviews Electrical Engineering（2026）、DOI: https://doi.org/10.1038/s44287-026-00315-5