韓国の研究チームが高性能通信用半導体回路の設計に要する時間を大幅に短縮できる人工知能（AI）技術を開発した。専門家が数週から数カ月にわたり繰り返していた設計作業を1日余りの時間で処理できる技術である。
ユン・ヒインUNIST電気電子工学科教授とソン・デゴン慶北大学校教授の共同研究チームは、通信用回路であるLC電圧制御発振器（LC-VCO）を自動で設計するAIモデルを開発したと5日明らかにした。研究結果は電気電子学会（IEEE）の学術誌「集積回路およびシステム設計自動化（TCAD）」オンライン版に4月に公開された。
LC-VCOは5Gのような高速通信システムで周波数を生成する中核の半導体回路である。通信信号の雑音と電力消費を抑えるには、インダクタ、トランジスタのサイズ、配線構造など多くの変数を精巧に組み合わせる必要がある。
特に回路図の設計で良好な性能が出ても、これを実際のチップ内に配置するレイアウト段階で性能が変わり得る。配線幅や素子の位置によって意図しない電気的影響である「寄生効果」が生じるためである.
研究チームのAIモデルは、回路図設計とレイアウト設計を別々に扱ってきた従来手法と異なり、2段階を同時に最適化する。回路設計段階では強化学習を活用し、目標周波数と性能条件に合致する設計の組み合わせを探索する。強化学習はAIが複数の選択を試行しながら、より良い結果をもたらす方向を自律的に学習する方式である。
レイアウト段階では勾配降下法を適用した。勾配降下法は現在の状態から性能が向上する方向に設計値を少しずつ調整して最適点を見つける手法である。これによりAIは配線幅や間隔などの物理設計要素を反復的に補正する。
設計過程で時間を要するインダクタ設計にはディープラーニングベースの予測技術を適用した。従来は反復的な電磁界シミュレーションが必要だったが、研究チームはこれを数ms（ミリ秒）水準で予測し、全体の設計時間を短縮した。
実験の結果、従来の自動設計方式で約119時間かかっていた作業を28.5時間で完了した。設計時間が76%以上短縮したということだ。回路性能を総合的に示す性能指数（FoM）でも従来研究より優れた結果を示した。
プロセスが変わっても改めて最初から学習する必要が小さい点も強みである。研究チームは転移学習を適用し、65nm（ナノメートル、10億分の1m）プロセスで学習したAIが40nmや28nmプロセスでも既存学習データのおよそ10%のみを追加活用して設計を実行できるようにした。
研究チームは「今回の技術が5G・6G通信やAIチップに用いられる周波数生成回路の性能を高め、設計費用を引き下げることに寄与する」とし、「半導体設計人材の不足問題を緩和し、次世代プロセスへの移行速度を高めることにも役立つ」と述べた。
共同研究チームは今後、LC-VCOにとどまらず、多様なアナログ・RF回路の設計自動化へと技術を拡張する計画である。
参考資料
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems(2026), DOI: https://doi.org/10.1109/TCAD.2026.3680789