人の勘と経験に大きく依存してきたアナログ半導体設計を自動化する人工知能（AI）が登場した。
キム・ビョンソク・ポステック電子電気工学科教授の研究チームは、アナログ半導体設計の限界を克服できるAI技術を開発したと29日明らかにした。今回の研究成果は国際学術誌「電気電子工学者協会（IEEE）トランザクションズ・オン・サーキッツ・アンド・システムズ（Transactions on Circuits and Systems）」に昨年10月掲載された。
半導体はスマートフォンや自動車、AIサーバーなど現代産業全般を支える中核部品だが、設計工程は依然として人手に頼る部分が多い。とりわけ回路性能と安定性を左右する配置・配線（レイアウト）作業は無数の設計ルールを満たす必要があり、エンジニアが直接構造を調整しながら完成させる場合が多い。
とりわけアナログ半導体はデジタルより構造が複雑で、回路ごとに設計手法が大きく異なるため、自動化自体が難しい。さらに半導体設計データは企業の中核資産で外部公開が制限されており、AI学習に必要なデータ確保も容易ではない点が技術普及の阻害要因と指摘されてきた。
研究チームが着目した解法は、大規模データで先に学習し、少量の追加学習だけで多様な課題をこなす汎用AI、すなわち「ファウンデーションモデル」へのアプローチである。研究チームはアナログ回路を実際の半導体チップとして実装する過程で必要となる幾何学的パターン（レイアウト）設計をAIが自ら習得するよう学習させる方法を考案した。
その結果、研究チームは実際の半導体設計データ6件を基に約32万件規模の学習データを生成することに成功した。事前学習を終えたAIは設計工程で繰り返し現れる共通構造とパターンを学習し、比較的少ない追加データでも回路接続と構造形成に必要な設計を実行できた。
検証実験では、AIが生成した設計の96.6%が設計ルールと回路検証をいずれも通過したことが分かった。研究チームは、従来のように作業ごとに個別のAIモデルを新たに作る必要がなく、単一のファウンデーションモデルを基盤に多様なアナログ設計課題へ拡張できるため、設計人員の負担を下げ、開発期間の短縮にも資する可能性があると説明した。
キム・ビョンソク教授は「データ不足で行き詰まっていたアナログ半導体設計自動化の可能性を実質的に広げた結果だ」と述べた。
参考資料
IEEE Transactions on Circuits and Systems（2025）、DOI: https://doi.org/10.1109/TCSI.2025.3615646