台湾TSMCが1.6ナノメートル(㎚・10億分の1m)級半導体プロセス「A16」の開発と検証を終え、今年第4四半期に量産に入ると伝わった。
20日、自由時報など台湾メディアによると、TSMCはウェハ後面電力供給(BSPDN)技術である「スーパー・パワー・レール(SPR)」を適用したA16プロセスの開発を完了した。
A16はTSMCが2ナノ以降に披露するオングストローム(Å・100億分の1m)級の先端プロセスである。SPRは、従来ウェハ前面に併置していた信号配線と電力配線を分離し、電力をウェハ後面から供給する技術である。垂直後面コンタクト(VB)を通じて電力をトランジスタのソース・ドレイン領域に直接供給する。電力線と信号線が占めていた空間を分離することで配線ボトルネックを低減し、電力効率と性能を高められるというのがTSMC側の説明である.
従来ウェハ前面のゲート構造と素子サイズ、レイアウトの変化も最小化し、既存設計との互換性を維持した。台湾メディアは、A16が人工知能(AI)と高性能コンピューティング(HPC)向け半導体を主要市場に狙い、今年第4四半期から量産される予定だと伝えた。A16はTSMCの2ナノ改良プロセスであるN2Pと比べ、同一電力で性能が8〜10%向上し、同一性能では消費電力が15〜20%減少することが分かった。
チップ集積度は8〜10%高まる。TSMCはA16を次世代の1.4ナノ級プロセス「A14」へ移行するための中間段階として活用する見通しである。A14は2028年の量産を目標に開発中である。TSMCは先端プロセスとパッケージングの生産能力拡大に向けた投資も続けている。TSMC取締役会は11日、先端プロセスとパッケージングなどに294億4,250万ドル(約41兆ウォン)規模の資本支出計画を承認した。
一方、AI半導体需要の増加でTSMCの先端パッケージング「チップ・オン・ウェハ・オン・サブストレート(CoWoS)」の生産能力が逼迫し、一部のパッケージング物量がインテルのマレーシア工場に移管されたとの報道も出た。業界では、先端プロセスはTSMCが担い、一部の後工程を外部企業と分担する方式でAI半導体サプライチェーンの分業が拡大する可能性に注目している。