半導体ウエハー。/News1

グローバルな人工知能(AI)半導体市場の競争軸が微細化から先端パッケージングへ移行しているとの分析が出た。今後5年間でAIサーバー用グラフィックス処理装置(GPU)と特定用途向け半導体(ASIC)1億3000万個以上が、プロセッサとメモリーを近接接続する先端パッケージングを適用して出荷される見通しだ。

市場調査会社カウンターポイント・リサーチは、今後5年間に先端パッケージング方式でメモリーを接続したAIサーバー用GPUとASICの出荷量が1億3000万個を上回ると20日に展望した。カウンターポイントはAIコンピューティング需要から約2兆ドル規模の売上が発生すると予想した。

カウンターポイントは最近公表したリサーチノートで、AIハードウエアの主要なボトルネックが、半導体回路を微細化する「ロジックスケーリング」から先端パッケージングへ移っていると分析した。演算性能の向上速度に対して、メモリーとチップ間のデータ伝送性能が追いつけず、パッケージング技術の重要性が高まっているということだ。

カウンターポイントはこれを「メモリーの壁(Memory Wall)」「性能の壁(Performance Wall)」「銅の壁(Copper Wall)」の三つの限界に区分した。メモリーの壁は、演算装置の処理速度に比べてメモリーからデータを取り出す速度が不足する現象である。銅の壁は、チップ間を銅配線で接続する際、伝送速度と距離が増えるほど電力消費と信号損失が大きくなる問題を指す。

現在のAIアクセラレーターでは、高帯域幅メモリー(HBM)を演算チップの近傍に配置する方式が一般的に使われている。カウンターポイントは、HBMと大型シリコン・インターポーザーを組み合わせるTSMCの「CoWoS(チップ・オン・ウエハ・オン・サブストレート)」方式が市場を主導しているが、コストや生産能力、大型パッケージの欠陥リスクなどが負担として作用し得ると分析した。インターポーザーは複数の半導体チップを一つのパッケージで接続する中間基板である。

インテルはこのようなパッケージング・メモリー接続の課題に対応するため、EMIBとZAM、XBMへとつながる技術ロードマップを推進している。EMIB(Embedded Multi-die Interconnect Bridge)は、複数の半導体チップを小型シリコン接続部を介して一つのパッケージ内で高速接続するインテルの先端パッケージング技術で、すでに商用化されている。パッケージ全体サイズの大型シリコン・インターポーザーを用いる代わりに、チップ間の必要部分だけを接続する方式である。

カウンターポイントによると、インテルは中期的に「ZAM」をHBM4級メモリー接続の代替として開発している。2028〜2030年ごろの商用化を目標とする。ZAMはサムスン電子やSKハイニックスではなく、ソフトバンクの子会社「SAIMEMORY」と共同開発している。

SAIMEMORYは2024年12月に設立された。カウンターポイントによると、インテルが技術部門、ソフトバンクが財務部門を担い、東京大学の教授が科学部門を総括する構造だ。2027会計年度までに試作品を出し、2029会計年度の商用化を推進する。日本の政府機関である新エネルギー・産業技術総合開発機構(NEDO)の支援も受けている。

2030年以降には「XBM」も推進する。カウンターポイントはXBMを、半導体後工程段階で薄膜トランジスタを活用する長期的なメモリー構造の再設計技術に分類した。ただしインテルの技術が既存のHBMとTSMCの先端パッケージング体系を短期間に代替するのは難しいというのがカウンターポイントの分析だ。TSMCは量産経験とプロセスの成熟度、国際半導体標準化団体(JEDEC)標準を基盤とするエコシステムで先行している。インテルが市場を拡大するには、グーグルやメディアテックなどの顧客とパートナーを確保し、熱管理とパッケージ統合の課題を解決する必要があるとの説明だ。

インテルは6月、イ・ソクヒ元SKハイニックス最高経営責任者(CEO)をファウンドリー部門上級副社長として招き、先端パッケージングと後工程の技術開発・製造を担わせた。インテルはメモリーウエハーの自社生産に再び乗り出すよりも、先端パッケージングとチップ間接続技術を通じてメモリーと演算半導体の間で事業領域を拡大している。

現在のHBM市場では韓国企業のシェアが高い。カウンターポイントによると、今年第1四半期のグローバルHBM市場シェアはSKハイニックス58%、サムスン電子21%、マイクロン21%だ。SKハイニックスとサムスン電子を合わせると約80%である。サムスン電子はHBMとファウンドリーを一括供給する方式でAI顧客を獲得する戦略を進めている。

カウンターポイントは、AI半導体で演算チップ自体の性能だけでなく、メモリーと演算チップをいかに効率的に接続するかが重要になるにつれ、先端パッケージングをめぐる競争が一段と激しくなると展望した。

※ 本記事はAIで翻訳されています。ご意見はこちらのフォームから送信してください。