AMDがカナダのスタートアップ、タラス（Taalas）を買収することを決めた。タラスは特定の人工知能（AI）モデル1つを半導体回路自体に刻み込む方式のチップ設計で注目を集めている企業だ。シリコンにAIモデルを刻み込むという独特の設計方式は、AIインフラの慢性的課題であるデータボトルネックに「近道」を開くとの期待を受けている。AMDは今回の買収を踏まえ、既存の汎用グラフィックス処理装置（GPU）だけでなく、各モデルに特化した専用チップの設計能力を強化する方針だ。
◇ データ移動のボトルネックをなくす「近道」方式
7日、主要海外メディアによると、AMDはタラスと正式な買収契約を締結した。具体的な取引金額は公開しなかった。タラスは2023年の設立以降、ベンチャー投資で2億1900万ドル（約3121億ウォン）を調達するなど、半導体業界の注目を集めてきた。
タラスの特徴は、既存GPUの構造的弱点を正面から狙う点にある。GPUはどのAIモデルでも処理できる汎用性を備えるが、演算を行うたびに外部の高帯域幅メモリー（HBM）から必要なデータを取り出さなければならない。この過程で発生する時間と電力の損失が、AI半導体のデータ処理過程でボトルネックを引き起こす。
タラスはこのボトルネック区間自体をなくす方式を選んだ。特定モデル1つが学習した重み値を、回路設計段階からチップにハードウェアとして刻み込み、外部からデータを呼び出す必要なくチップ内部で演算を直ちに完了する構造だ。会社側はこの方式で既存GPU比で最大数千倍の速度を出せると説明する。実際にタラスの第1世代チップ「HC1」は、1秒当たり最大1万7000トークンを処理すると明らかにした。ただしこれは同社の自社測定値であり、外部評価機関が別途測定した結果ではこれよりやや低い数値が出たと伝えられている。
速度を得る代わりに失ったものもある。特定モデル1つに合わせて回路を設計したため、別のモデルに変えるには回路自体を再設計する必要がある。HC1もMeta（メタ）の小型AIモデル1つだけを処理できる。台湾TSMCの旧世代プロセスで作った815㎟の大型チップにトランジスタ530億個を集積したが、最近の実サービスに使われる大型AIモデルと比べると処理可能なモデル規模ははるかに小さい水準だ。タラスは第2世代チップ「HC2」で処理容量を20倍（200億個パラメーター）に増やし、年内に兆単位パラメーター級モデルまで対応するという目標を示したが、まだロードマップ段階にとどまっている。
◇ HBM需要の代替より「役割分担」に比重
とりわけタラスのチップ設計はHBMなしでチップ内部のスタティックRAM（Sラム）のみで作動する点で、韓国のメモリー業界も今回の買収に注目している。HBMを必要としないAIチップが拡散すれば、サムスン電子・SKハイニックスが主力とするHBM市場に影響を及ぼす可能性があるとの懸念だ。
ただし現時点でHBM需要が直ちに減少すると見るのは早計だとの見方が支配的だ。AMDが今回の買収発表で、タラスの技術を既存のGPUラインアップであるインスティンクト（Instinct）、サーバー用中央処理装置（CPU）エピック（EPYC）、ラックスケールシステムのヘリオス（Helios）と結合すると明らかにしたためだ。GPUを取り外してタラスのチップに置き換えるのではなく、既存システムにタラスのチップを追加で接続する構造に近い。業界では、複雑な初期演算はGPUが担い、応答を生成する最終段階だけをタラスのチップが専任する役割分担の構図が有力だ。
AMDが近時、統合システムの競争力強化に注力してきた歩みもこうした解釈を後押しする。AMDは先月、セレブラスとパートナーシップを結び、年内にAIチップを自社システムに統合することにしたほか、2024年にはAIモデル開発企業のSiloAIを6億6500万ドルで、ラックスケール設計技術を保有するZTシステムズを49億ドルでそれぞれ買収した。昨年にはカナダのスタートアップ、アンダーAIも買収しており、今回のタラスのディールは1年余りぶりの2件目のカナダAI半導体企業の買収だ。
リサ・スーAMD最高経営者（CEO）は先月の新製品発表会で「チップにおいて万能の解法はない」としつつも、GPUが依然としてAIチップ市場の大半を占めるとの見解を示したことがある。半導体業界の関係者は「AMDがタラスの技術で狙うのはGPUの置き換えではなく、システム全体の完結性だ」と述べ、「タラスの技術は既存AIインフラの効率性を強化することに応用される形で取り込まれるだろう」と説明した。