AMDが次世代人工知能（AI）半導体の性能を引き上げる中核として高帯域幅メモリー（HBM）を前面に打ち出した。毎年の新製品発表にあたり演算能力だけでなくメモリー容量と速度も同時に拡大することを次世代AIアクセラレーター製品戦略の要に据えるという方針である。
AMDは22日（現地時間）、米カリフォルニア州サンフランシスコのモスコーン・ウェストで開かれた年次イベント「AMD Advancing AI 2026」で新型AIアクセラレーター「Instinct MI455X」を公開した。当日、アンドリュー・ディークマンAMDデータセンターGPU（グラフィックス処理装置）事業部担当副社長は新製品ロードマップを紹介し、「各世代で演算能力だけでなくメモリー部門でも新たな進展を盛り込んでいる」と明らかにした。
◇ HBM4を12層積層し帯域幅を2.9倍に拡大
MI455Xからメモリー強化の流れが一段と鮮明になった。最新メモリーであるHBM4（第6世代HBM）を12層に積層し、チップ1個当たりの蓄積容量は432ギガバイト（GB）、データ処理速度である帯域幅は毎秒23.3テラバイト（TB）を実現した。これは前作MI355XがHBM3E（第5世代HBM）を8層に積み容量288GBを実現したのに比べ、容量は1.5倍、速度は2.9倍となる数値である。
ディークマン副社長は、こうした速度向上が単にクロックを高めた結果ではないと説明した。副社長は「メモリーの積層数を8層から12層に増やし、メモリーとチップをつなぐ経路の幅も従来の1024ビットから2048ビットへと2倍に広げたことが核心だ」と述べた。演算能力が前作比で最大4倍向上したこととは別に、メモリー面だけでも独自に大幅な改善が実現した格好である。
MI455Xはこのメモリー性能を的確に活用するため、サーバーの頭脳に当たる中央処理装置（CPU）との接続方式も併せて見直した。組み合わせるCPUは第6世代のAMDサーバー向けプロセッサー（EPYC）で、GPUとCPUの間を毎秒256GBの速度で行き来する専用経路で直接接続し、CPUがGPUメモリーに遅延なくアクセスできるようにした。副社長は「この設計によりデータの授受過程で生じるボトルネックを減らし、メモリー強化の効果がシステム全体の性能にそのままつながるようにした」と説明した。
複数のAIチップを1つのラック（サーバーキャビネット）に束ねたシステム「Helios」でもメモリー拡大の効果は続く。最大72個のMI455Xを1つに束ねたHeliosラック全体ではHBM4の総容量が31テラバイト（TB）、メモリー帯域幅は毎秒1.7ペタバイト（PB）に達する。個別チップ単位のメモリー強化がラック単位へと拡張される構造である。
◇ 「HBM4の大半はサムスン電子が供給…HBM4Eでも協業中」
現場で会ったAMDの上級関係者は「MI455Xに搭載されるHBM4の物量の大半はサムスン電子が供給する予定だ」と説明した。サムスン電子はメモリーを12層に積んだ36GB級のHBM4製品を準備中で、データの送受速度も前世代のHBM3Eより大きく引き上げたと伝えられている。
この関係者は、AMDとサムスン電子がこれまでメモリー容量と帯域幅を同時に拡大する方向で協力してきた経緯から、次世代製品であるHBM4E（第7世代HBM）の段階でも両社の協力が一段と強固になると説明した。HBM4Eは16層積層と60GB台の容量、毎秒十数テラバイト級の帯域幅を目標に開発が進行中とされる。
一方、AMDとサムスン電子は今年3月、サムスン電子平沢（ピョンテク）事業所でHBM4を含む次世代メモリー分野の協力を拡大する内容の覚書（MOU）を締結した。当時公開されたサムスン電子のHBM4製品は12層に積み上げた形態で、10ナノ級プロセス（1c）を適用し、ピン1本当たり最大毎秒13ギガビット（Gbps）の速度を実現し、スタック1基当たりの帯域幅は最大毎秒3.3テラバイト（TB）に達するとされた。