インテルが次世代1.4ナノ（14A2）プロセスで新たな勝負手を用意している。チップの表面と裏面から同時に電力を供給するハイブリッド構造を社内で検討しているとされる。次世代プロセス競争で再び製造難度の高い技術を選んだ格好だ。業界ではTSMCを追うインテルとサムスン電子が相次いで高難度技術を選択する背景に注目している。
9日、半導体業界によると、インテルは次世代14A2プロセスで表面と裏面を併用する電力供給構造を検討していると伝えられている。
従来はチップ表面から電力を供給する方式が一般的で、最近は電力線をチップ裏面に移す後面電力供給（BSPDN）が次世代技術として挙げられてきた。ところがインテルは一歩踏み込み、表面と裏面を同時に活用する案を検討している。
この構造を適用すれば、電力が移動する距離を短縮して電圧降下（IR Drop）を緩和し、性能と電力効率を高めることができる。一方でプロセス構造ははるかに複雑になる。製造難度が上がり、歩留まり確保の負担も増す可能性がある。業界ではまだ検討段階で実際の適用可否は見極めが必要だとしつつも、インテルが次世代プロセスで新たな設計手法を模索している点自体に意味があるとみている。
業界ではインテルの動きが初めてではない点にも注目している。インテルは18Aプロセスでも次世代トランジスタ構造であるGAA（Gate-All-Around）と後面電力供給（PowerVia）を同時に適用する戦略を進めた。競合他社に先んじて新技術を導入し、技術格差を縮める戦略を継続しているとの評価だ。
サムスン電子も同様の道を歩んできた。業界で初めてGAAを3ナノプロセスに量産適用し、2027年に量産予定の2ナノ強化プロセス「SF2Z」には後面電力供給（BSPDN）技術を適用する計画だ。いずれも製造難度は高いが、性能と電力効率を高められる技術である。
一方TSMCは、相対的に検証済みの技術を段階的に量産する戦略を続けている。GAAはサムスン電子より遅い2ナノプロセスから導入し、後面電力供給もA16プロセスから適用する予定だ。業界では、既に十分な顧客基盤と市場シェアを確保したTSMCは安定的な歩留まりと量産性を優先できる一方、追撃するサムスン電子とインテルは技術的リスクを甘受してでも差別化が必要な状況だとみている。
結局、同じ先端プロセスを開発しても戦略は異なる。市場を先導するTSMCは検証済み技術を安定的に量産することに重心を置き、サムスン電子とインテルは新技術を先に適用して局面を覆そうとする試みを続けているということだ。
半導体業界関係者は「ファウンドリー（半導体受託生産）市場では、先頭の企業ほど検証済み技術を選ぶ傾向があり、後発企業は市場の勢力図を変えるために新技術を先に導入する場合が多い」と述べ、「技術的リスクは大きいが成功すれば市場の評価を変えられるだけに、サムスン電子とインテルの双方が次世代プロセスで勝負手を打っているとみることができる」と語った。