半導体装置企業アプライド・マテリアルズが人工知能（AI）半導体向け3次元（3D）チップ製造装置のラインアップを公開した。高帯域幅メモリー（HBM）、チップレット、ハイブリッドボンディングなど先端パッケージング工程に必要な平坦化、成膜、計測装置を拡充することが核だ。
AIコンピューティングはモデルの規模とデータ処理量が拡大する中で、メモリー帯域幅と容量、電力効率を同時に高める課題に直面している。業界ではこれを「メモリーの壁」（Memory Wall）と呼ぶ。これに伴い、DRAMを垂直に積層して帯域幅を高めるHBMと、複数のチップを一つのパッケージに束ねる3D積層技術の導入が増えている。
アプライドは今回、先端パッケージング向け化学機械研磨（CMP）・電気化学めっき（ECD）・プラズマ化学気相成長（PECVD）装置を披露した。CMPはウエハー表面を平坦化する工程、ECDは金属を電気化学方式で堆積する工程、PECVDはプラズマを用いて薄膜を形成する工程を指す。
先端パッケージング向けCMP装置の「オプタ・クアッド」（Opta Quad）は、研磨中のウエハー状態をモニタリングし工程をリアルタイム制御する。アプライドはこれによりウエハー内の均一性と総厚さばらつき（TTV）の制御能力を高めたと説明した。表面平坦度はハイブリッドボンディングの歩留まりに直接影響する。ハイブリッドボンディングはチップとチップ、あるいはチップとウエハーを銅配線と絶縁膜まで直接接合する技術だ。
「ノコタ・Vmax 2」（Nokota Vmax 2）はシリコン貫通電極（TSV）の充填とマイクロバンプ形成に用いるECD装置だ。TSVはチップを垂直に接続するためシリコン基板を貫通して形成する電極である。この装置は回路レイアウトに応じためっき偏差を補正する適応型パターンチューニング（APT）技術を適用し、ウエハー全体の銅めっき均一度を高めた。
「プロデューサー・アビラ2」（Producer Avila 2）はHBM積層過程で発生するダイの反りや変形を低減するためのPECVD装置だ。HBMダイは高積層のため一般のウエハーよりはるかに薄く加工されるが、この過程で変形が生じるとボンディング不良と歩留まり低下につながり得る。この装置はTSV周辺に応力バランスを整えた誘電膜を堆積し、12段、16段以上のHBM積層安定性を高めるのに用いられる。
電子ビームベースの工程制御装置も追加した。「ベリティSEM 7AP」（VeritySEM 7AP）はHBMとチップレット構造において厚い、または反った基板や異種材料が混在する基板の微細構造を測定する装置だ。アプライドは従来の光学装置より高い10ナノメートル（nm）以下の測定感度を提供すると説明した。
「SEMビジョン G7AP」（SEMVision G7AP）は電子ビーム欠陥レビュー装置だ。シリコン、有機物、ガラス基板で欠陥を高解像度で確認し自動分類する機能を備えた。先端パッケージングでは小さなパーティクルや接合欠陥一つがHBMスタック全体の不良につながり得るため、欠陥検出と分類の精度が重要だ。
DRAM工程向けエピタキシャル成長装置も強化した。アップグレードされた「センチュラ・プライム」（Centura Prime）エピシステムは、ソース・ドレイン領域にシリコンゲルマニウム（SiGe）とシリコンリン（SiP）を選択的に成長させる装置だ。アプライドはこれによりトランジスタの駆動電流と効率を高め、HBMと次世代ダブルデータレート（DDR）DRAMの帯域幅需要に対応できると明らかにした。装置面積は従来比20%削減した。
プラブ・ラジャ アプライド・マテリアルズ半導体製品グループ社長は「先端パッケージングはシステム性能を左右する核心要素になった」と述べ、「3D積層構造が複雑になるにつれ工程全般でより高い精密さが必要だ」と語った。