世界最大のファウンドリー（半導体受託生産）企業であるTSMCが、台湾・日本を中心とするエコシステムで開発したガラス素材の半導体基板について、商用化に向けた検証成果を公開した。これにより、ガラス基板を次世代の成長軸と位置づけ商用化に注力してきたサムスン電機・SKC・LGイノテックなどの危機感も高まっている。
ガラス基板は、従来のプラスチック素材である有機基板の反り・発熱・電力供給の限界などを解決する次世代パッケージング素材とされる。人工知能（AI）半導体が大形化するなか、基板で発生する問題を解消すると期待される素材であり、業界では「ゲームチェンジャー」とも呼ばれる。半導体パッケージング市場の主導権を握るTSMCがガラス基板のエコシステムを先に構築すれば、韓国企業は技術を持っていてもグローバル標準や大口顧客の認証競争で後れを取る可能性があるとの懸念が出ている。
18日、台湾のITメディアであるディジタイムズと業界などによれば、TSMCは最近、サプライチェーンに「チップオンウェハオンサブストレート（CoWoS）用ガラス基板の開発」計画を伝えた。日本の半導体パッケージ基板メーカーであるイビデンと台湾のパネル企業イノラックスが共同で、次世代CoWoSパッケージングにガラス基板を適用する方案を検証している内容が盛り込まれたと伝えられた。業界では、この資料は今後の主要顧客認証と量産検証を念頭に置いた成果共有の性格を持つとみている。
CoWoSは、グラフィックス処理装置（GPU）・高帯域幅メモリー（HBM）など複数のチップを一つの基板上で高速に接続するパッケージング技術である。エヌビディアのAIチップ需要が増えるにつれてCoWoSの生産能力そのものが不足し、TSMCはCoWoSの増設と次世代パッケージングの開発を同時に進めてきた。
◇ TSMC「パッケージ基板の反りを16%改善」…大形AI GPUパッケージで検証
TSMCは今回の資料で、CoWoS用ガラス基板の検証数値を初めて公開した。TSMCは、イビデン・イノラックスとシミュレーションの共同検証を行った結果、ガラス基板のパッケージ共面性（COP・半導体パッケージや基板表面がどれだけ平坦に維持されるかを見る指標）が従来比で16%改善したと明らかにした。有効熱膨張係数（CTE）は19%低下し、有効弾性率は31%上昇した。電力インテグリティの観点でも、抵抗は27%、インダクタンス（電流変化により電圧変動を引き起こす電気的性質）は42%低減したことが示された。
これらの数値は、ガラス基板を用いれば大形AIチップパッケージが熱変化の過程で反りにくくなり、シリコンチップと基板の間に生じる物理的ストレスも減らせることを示す。COP・CTEの指標が改善すれば、基板上に載るGPU・HBMなど複数チップを接続する微細配線の整列誤差と接合不良の可能性を低減できる。有効弾性率が高まり抵抗・インダクタンスが下がったということは、大形チップと積層メモリーをより安定的に支えつつ、電力損失と電圧の揺らぎも抑えられることを意味する。
業界はTSMCのテスト条件にも注目している。TSMCは厚さ0.8㎜のガラスコア基板に対する性能検証を実施した。当該検証サンプルには、5倍レチクルのCoWパッケージング規格と85×110㎜のパッケージサイズが適用された。これは大形AI GPUパッケージに相当する大きさである。
TSMCはテストの過程で、ガラス基板の代表的欠陥である微細亀裂と剥離現象は発生しなかったと説明した。ガラス基板は剛性が高く平坦度に優れるが、割れやすい脆性が弱点だ。大形パッケージで亀裂と剥離の問題がなかった点は、商用化可能性を高めるシグナルと解釈される。
ただし、ガラス基板の量産が間近だと断定するのは難しい。TSMCは、ガラスの厚さと、大形CoWoSパッケージ内に複数のチップを配置し微細配線で接続する設計（レイアウト）について、追加の研究と検証が必要だとサプライチェーンに伝えた。
業界では、TSMCが量産の核心難題とされるガラス貫通電極（TGV）の問題も、まだ完全には解決していないとの分析が出ている。ガラス基板は電気を通さない絶縁体であるため、基板の上下の回路層を接続するには、内部に数万個の微細孔を開けて銅を満たし、信号と電流が通る垂直経路を作るTGV工程が必要だ。
◇ インテル・サムスン・SKが狙っていた初期市場…「サプライズ成果」で局面を揺さぶったTSMC
ガラス基板は、▲10年以上にわたり技術開発に注力してきたインテル ▲セジョン事業所のパイロットラインでガラスパッケージ基板の試作品を生産中のサムスン電機 ▲子会社アブソリクスを通じて米国ジョージア州カビントンに生産拠点を構築したSKC――程度が先頭企業とされてきた。LGイノテックも2027〜2028年の商用化を目標に、グミ事業所にパイロットラインを構築して運用中である。
一方でTSMCのガラス基板開発は、これまで比較的市場に知られてこなかった。半導体業界の関係者は「TSMCの今回のガラス基板開発の成果は『サプライズ発表』に近いほど、これまで具体的な知らせが出ていなかった」と述べ、「公開した数値だけを見れば商用化に近い水準であり、韓国企業には衝撃として受け止められるだろう」と語った。
台湾はTSMCを中心に、OSAT（外部半導体パッケージング・テスト）、基板、サーバー製造のエコシステムが綿密に結び付いている。TSMCが次世代パッケージングの方向性を示せば、台湾の後工程、基板、サーバー製造企業が一体で動く構図だ。
国内の半導体パッケージング企業の幹部は「TSMCがイビデン・イノラックスと組み、ガラス基板の検証結果を公開したということは、次世代AIパッケージングの標準を台湾・日本中心のサプライチェーンの中で先に固めようとする動きと解釈できる」と述べ、「TSMCがエヌビディア・AMD・ブロードコムなどグローバルAIチップ顧客と結び付いたサプライチェーンの中でガラス基板の検証を先行すれば、韓国企業は市場参入そのものが難しくなり得る」と語った。
ディジタイムズは、TSMCがガラス基板導入を急ぐ背景として、顧客の技術仕様・生産能力要求とインテル・サムスン電子の追撃を挙げた。同メディアは「TSMCのガラス基板成果の公開は、顧客の技術仕様と生産能力の要求が高まり、インテルとサムスン電子の競争スピードが速まった状況に合わせて対応したものだ」とした。
◇ AIチップが大きくなるほど基板がボトルネックに…ガラス基板、2028年に初期生産の見通し
AI半導体の構造が変化し、ガラス基板に対する市場の関心も高まっている。AIが学習中心から推論、さらにエージェンティックAIへと移行し、リアルタイムのデータ処理量とトークン使用量が急増している。過去はGPUやHBMといった個別チップの性能が鍵だったが、今はGPU・CPU・HBM・ネットワークチップ・メモリーをいかに速く安定的に接続するかが性能を左右する構造へと変わっている。データ処理量と電力供給量が臨界点を超え、基板の大面積化と高層化が必須となり、基板は過去の単純部品から半導体のボトルネックを解消するパートナーへ格上げされたということだ。
パッケージ基板のサイズもAI性能の向上に合わせて大きくなっている。2020年の90×90㎜水準から2023〜2025年には120×120㎜へと拡大し、2028年には120×150㎜がAI半導体パッケージングに用いられるとの見方が出ている。一部では、2030年以降は230×230㎜水準が汎用的に使われてこそAI需要を満たせるとみる。実際、エヌビディアのAIチップであるブラックウェルGB200の基板サイズは81.5×74.8㎜だったが、現在量産を控えるAIチップのヴェラ・ルービンVR200は100×91㎜を採用する。
サイズが大きくなるほど、有機基板は高熱による反り、電力供給の不安定、信号損失、積層の限界など多様な問題を示す。一方でガラスは熱膨張が小さく、表面が平坦で剛性が高く、大形パッケージに有利だ。
国際半導体業界団体SEMI（セミ）と市場調査会社グローバルネットは先月27日、共同調査レポートを通じ、半導体用ガラス基板が一部の高性能用途で2028年ごろに初期生産に入ると分析した。2028〜2040年の年平均成長率は67.2%と示した。