ジェンスン・フアンNVIDIA最高経営責任者（CEO）が年次開発者会議「GTC2026」の基調講演でサムスン電子に個別に言及して謝意を示し、両社間の協力を強調した。とりわけNVIDIAの言語処理装置（LPU）である「グロック（Groq）3」チップの製造に関連してサムスン電子を主要パートナーとして前面に押し出した。
フアンCEOは16日（現地時間）、米カリフォルニア州サンノゼ所在のSAPセンターで行った基調講演で推論専用チップを紹介しながら「サムスンがわれわれのためにグロック3 LPUチップを製造している」と述べ、「今、可能な限り迅速に生産を増やしている。サムスンに本当に感謝する」と語った。
フアンCEOは当該チップがNVIDIAの次世代AIチップ「ベラ・ルービン」システムに搭載されると説明しながら「今年下半期、おそらく3四半期頃に出荷が始まるだろう」と述べた。グロック3 LPUはNVIDIAの「ルービン」グラフィックス処理装置（GPU）と役割を分担し、推論性能と効率性を高めるチップであり、フアンCEOの今回の発言を通じてサムスン電子のファウンドリー（半導体受託生産）事業部が生産している事実が確認された。
サムスン電子もこの日、GTC会場に設けた展示場を通じて次世代HBMである「HBM4E」の実物チップと積層用チップである「コアダイ」ウェハーを初めて一般に公開し、メモリー部門でNVIDIAとの協力を積極的に訴求した。
今年下半期のサンプル出荷を目標とするHBM4Eは、ピン当たり16Gbps（秒当たりギガビット）の伝送速度と4.0TB/s（秒当たりテラバイト）の帯域幅をサポートする予定だ。これは先月量産出荷を開始した最新作である第6世代HBM4の13Gbpsの伝送速度と3.3TB/sの帯域幅を上回る数値である。
サムスン電子はHBM4の量産を通じて蓄積した1c（10ナノ級第6世代）DRAM工程ベースの技術競争力と、サムスンファウンドリーの4nm（ナノメートル）ベースダイ（HBMの最下段に搭載される中核部品）の設計能力を土台にHBM4E開発を加速する計画である。
このようにサムスン電子がHBM4の量産出荷直後からHBM4Eを公開して打ち出したのは、SKハイニックスやマイクロンなど他の競合他社との差を強調する狙いとみられる。今回のGTCで次世代HBM4Eを前面に押し出したメモリー企業は、主要供給社の中でサムスン電子が唯一である。
とりわけサムスン電子は今回の展示で「HBM4 ヒーローウォール（Hero Wall）」を通じて、こうした競争力が総合半導体企業（IDM）ならではの強みであることを打ち出した。サムスン電子はまた、映像を通じて、熱と圧力で積層したチップを接続する熱圧着接合（TCB）と比べ、熱抵抗を20%改善し16段以上の高積層にも対応するハイブリッド銅接合（HCB）パッケージング技術も公開した。