サムスン電子が第6世代高帯域幅メモリー（HBM4）の出荷を起点に「技術のサムスン」復帰へ動き出した。単なるメモリー供給者を越え、ファウンドリーと先端パッケージング、設計を統合最適化するAIシステムアーキテクチャ中核企業への転換を公式化した。
サムスン電子デバイスソリューション（DS）部門最高技術責任者（CTO）のソン・ジェヒョクは11日、ソウル三成洞のコエックスで開かれたセミコンコリア2026の基調講演に先立ち記者団と会い、「HBM4に対する顧客企業のフィードバックは非常に満足のいくものだ」とし、「世界最高水準の技術力で応えてきたサムスンの本来の姿を示す出荷だと見てほしい」と語った。
サムスン電子は今月中にエヌビディアの次世代AIアクセラレーター「ヴェラ・ルービン」に搭載される第6世代高帯域幅メモリー（HBM4）を正式出荷する予定だ。サムスンのHBM4は動作速度が毎秒11.7ギガビット（Gb）で、エヌビディアの要求水準である11Gbpsを上回る業界最高水準を達成した。ソンCTOは「HBM4以降もHBM4E、HBM5など次世代製品を継続して準備している」とし「今どう取り組むかが重要だ」と付け加えた。
ソンCTOはこの日の基調講演で「ゼタフロップス（毎秒10垓回の演算）その先」をテーマにAI演算構造の根本的転換の必要性を力説した。AI技術が学習中心から推論とエージェントAIへ進化するにつれ、データセンターのワークロードが指数関数的に増加しており、既存の単一チップの性能向上だけでは限界に達したとの診断である。
ソンCTOはボトルネックが演算性能ではなくメモリー、インターコネクト、消費電力、パッケージング構造へと移行していると説明し、これを解決するためチップ単位を越えたシステムアーキテクチャ次元のアプローチである「コオプティマイゼーション（Co-optimization、共同最適化）」戦略を解法として提示した。
具体的な技術成果として、現在準備中のハイブリッドカッパーボンディング（HCB）技術は16層積層環境で実動作を確認した結果、サーバー抵抗を20％以上低減し、温度上昇を12％以上抑える有意な数値を得た。また、入出力（IO）チャネル数を革新的に減らすインターフェースIPを先導的に導入し、実験結果として消費電力を半分以上削減する可能性を確認した。
特に顧客企業と緊密に協力中の「サムスンカスタム（カスタマイズ）HBM」アーキテクチャは、ベースラインに演算コアを統合し、同一電力比で性能を最大2.8倍まで高めることを目標に開発している。
あわせてサムスン電子は、チップレット内にオプティカルエンジンを搭載する光通信インターフェース技術である次世代「Hi」対応戦略を通じ、チップレット間のネットワーキング革新を図っており、HBM4を越えてHBM4EやHBM5など先行技術を継続的に確保し市場覇権を守る方針である。
メモリー市場の需給見通しについては「PCやモバイルとは性格が異なる市場だ」とし、「今年と来年までは需要が強い可能性が大きい」と見通した。ソンCTOは「AI時代が要求する機能を確保するため素材・部品・装備企業（半導体素材・部品・装置の企業）との協業を強化していく」とし「サムスンの技術的シナジーを通じ産業全般の進化に寄与する」と述べた。